• 한국정보통신학회논문지
• /
• 제20권7호
• /
• pp.1296-1302
• /
• 2016

경량 암호기술 표준인 ISO/IEC 29192-2에서 블록암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. 암호 전용 코어와 암호/복호 기능을 갖는 두 종류의 PR80 크립토 코어를 80 비트의 마스터키를 지원하도록 설계하였다. 설계된 PR80 크립토 코어는 블록암호의 기본 ECB (electronic code book) 운영모드를 수행하며, 마스터키 재입력 없이 평문/암호문 블록들을 연속적으로 처리할 수 있도록 설계되었다. PR80 크립토 코어는 Verilog HDL을 사용하여 소프트 IP로 설계되었으며, Virtex5 FPGA에 구현하여 정상 동작함을 확인하였다. 설계된 코어를 $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 암호 전용 코어와 암호/복호 코어는 각각 2,990 GE와 3,687 GE로 구현되어 적은 게이트를 필요로 하는 IoT 보안 응용분야에 적합하다. 암호 전용 코어와 암호/복호 코어의 최대 동작 주파수는 각각 500 MHz와 444 MHz로 평가되었다.

• 한국정보과학회논문지:정보통신
• /
• 제29권3호
• /
• pp.286-298
• /
• 2002

분산 컴퓨팅 환경에서 프로세스 사이의 상호 협력을 위한 통신으로 인격 프로시져 호출이 전통적으로 사용되고 있다. 분산 응용이 더욱 복잡해짐에 따라 최근 이동 에이전트 패러다임이 등장하였다. 이처럼 다양한 상호 협력을 위한 통신 패러다임이 등장함에 따라 각 패러다임의 성능에 대한 평가와 비교 연구가 이루어지고 있다. 그러나 기존의 연구에서 성능 평가를 위해 사용한 성능 모델들은 보안 서비스를 위한 평가 요소를 고려하고 있지 않기 때문에 실제 분산 환경을 제대로 반영하지 못한다. 분산 환경은 개방되어 있으므로 정보의 노출이나 도청과 같은 공격에 있어서 상당히 취약하다. 이러한 분산 환경에서 안전하게 작업을 수행하기 위해서는 여러 가지 공격으로부터 응용 프로그램이나 정보를 보호하기 위한 보안 서비스가 고려되어야 한다. 본 논문에서는 상호 협력을 위한 통신 패러다임 중 인격 프로시져 호출과 이동 에이전트의 성능을 평가하고 비교한다. 분산 응용 프로그램을 안전하게 수행하기 위해 고려해야 하는 보안 서비스에 관하여 알아보고, 이러한 보안 서비스를 적용한 새로운 성능 모델을 제시한다. N개의 데이타베이스 서버에서 사용자가 필요한 정보를 검색하는 작업을 Petri Net으로 모델링하고, 각 파라미터에 수치 값을 할당해서 수행속도를 측정하여 두 패러다임의 성능을 비교한다. 본 논문에서 안전한 통신을 위하여 보안 서비스를 적용한 두 성능 모델의 비교 결과는 다음과 같다. 원격 프로시져 호출은 연산 비용이 높은 암호화 메커니즘을 포함하는 통신 횟수와 통신량이 많기 때문에 실행 시간이 급격하게 증가하지만, 이동 에이전트 패러다임은 통신 횟수와 통신량을 줄인 수 있으므로 실행시간이 완만하게 증가하는 것을 살펴볼 수 있다.멀티미디어 제작환경을 구축하는 것이 디지털 방송 시대의 방송 사업자에게 가장 중요한 과제중의 하나가 되었다. 멀티미디어 제작환경을 구축함으로써 영상, 음성 및 다양한 부가 데이터를 포함하는 멀티미디어 프로그램을 편리하게 제작할 수 있으며, 데이터베이스로부터 필요한 영상 이미지를 자유롭게 합성, 조작하는 등, 매우 다양하고 편리한 제작기법을 활용할 수 있다. 또한 멀티미디어를 응용한 제작 분야로서 컴퓨터 그래픽스 기술은 방송의 사전제작에 커다란 기여를 하고 있으며, 이미 선거방송을 비롯한 여러가지 프로그램은 가상스튜디오와 가상캐릭터 기술을 활용하여 제작하고 있다. 방송사업자는 이러한 멀티미디어 제작시스템을 근간으로 영상검색, 영상 합성, 스크립트 편집, 가상현실 응용 등 고도의 제작 기법을 활용함으로써 사용자 친화성, 다이나믹한 표현, 실시간, 대화성을 특징으로 하는 다양한 멀티미디어 서비스를 시청자에게 제공할 수 있을 것이다.is. Using the results, we can identify dominant overestimation sources that should be analyzed more accurately to get tighter WCET estimations. To make our method independent of any existing analysis techniques, we use simulation based methodology. We have implemented a MIPS R3000 simulator equipped with several switches, each of which determines the accuracy level of the timing analysis

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.80-88
• /
• 2008

본 논문에서는 스마트카드 적용을 위하여 국내외 블록 암호화 표준 알고리즘인 3-DES(Triple Data Encryption Standard), AES(Advanced Encryption Standard), SEED, HASH(SHA-1)를 통합한 저전력 암호화 엔진을 하드웨어로 구현하였다. 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 하나의 라운드에 대한 각각의 암호화 블록을 구현한 후 반복동작을 하도록 설계하였고 두 단계의 클록 게이팅 기술을 적용하였다. 설계한 통합 암호화 엔진은 ALTERA Excalibur EPXA10F1020C2를 사용하여 검증하였고 합성결과 7,729 LEs와 512 바이트 ROM을 사용하여 최대 24.83 MHz 속도로 동작이 가능하였다. 삼성 0.18 um STD130 CMOS 스탠다드 셀 라이브러리로 합성한 결과 44,452 게이트를 사용하며 최대 50 MHz의 속도로 동작이 가능하였다. 또한 전력소모를 측정한 결과 25 MHz의 속도로 동작할 경우 3-DES, AES, SEED, SHA-1 모드일 때 각각 2.96 mW, 3.03 mW, 2.63 mW, 7.06 mW의 전력소모를 할 것으로 예측되었다. 이러한 저전력 통합 암호화 엔진은 스마트카드 적용에 가장 적합한 구조를 갖고 있으며 그 외에도 다양한 암호화 시스템에 적용될 수 있을 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.51-60
• /
• 2005

효율적인 암호 시스템의 설계는 환경에 적합한 유한체 연산이 뒷받침되어야 한다 특히 유한체에서의 역원 연산은 다른 연산에 비해 가장 많은 수행시간을 소비하므로, 개선에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 다항식 기저를 기반으로 Extended binary god algorithm (EBGA)를 이용한 유한체 $GF(2^m)$에서의 고속 역원 알고리즘을 제안한다. 제안된 역원 알고리즘은 EBGA보다 $18.8\%$, Montgomery inverse algorithm (MIA)보다 $45.9\%$ 적은 수행횟수를 가진다. 또한 기존에 제안된 시스톨릭 어레이 구조 (Systolic array structure)는 유한체 차수 m이 증가하는 경우 많은 하드웨어 리소스가 요구된다. 따라서 스마트 카드나 모바일 폰 등과 같은 경량화와 저전력이 요구되는 환경에는 적용하기 힘들다. 본 논문에서는 경량화된 암호 시스템 환경을 바탕으로 공간복잡도가 적으면서 동기화된 연산을 수행하는 새로운 하드웨어 구조를 제시한다. 본 논문에서 제안된 하드웨어 구조는 유한체 $GF(2^m)$에서의 역원을 계산하기 위해 기존의 알고리즘보다 적은 덧셈 연산과 모듈러 감산 연산을 포함하고 있으며, 유한체 $GF(2^m)$와 GF(p)에 적용이 가능한 통합된 역원기이다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.901-908
• /
• 2020

몽고메리 모듈러 역원 연산을 확장 가능형 하드웨어로 구현하기 위한 방법에 대해 기술한다. 제안되는 확장 가능형 구조는 워드 (32-비트) 단위로 연산을 수행하는 처리요소의 1차원 배열 구조를 가지며, 사용되는 처리요소의 개수에 따라 성능과 하드웨어 크기를 조절할 수 있다. 설계된 확장 가능형 몽고메리 모듈러 역원기를 Spartan-6 FPGA 소자에 구현하여 하드웨어 동작을 검증하였다. 설계된 역원기를 180-nm CMOS 표준 셀로 합성한 결과, 사용되는 처리요소의 개수 1~10에 따라 동작 주파수는 167~131 MHz, 게이트 수는 60,000~91,000 GEs (gate equivalents)로 평가되었다. 256 비트 모듈러 역원 연산의 경우, 처리요소의 개수 1~10에 따라 평균 18.7~118.2 Mbps의 연산성능을 갖는 것으로 예측되었다. 제안된 확장 가능형 모듈러 역원 연산기는 사용되는 처리요소의 개수에 따라 연산성능과 게이트 수 사이에 교환조건이 성립하며, 따라서 응용분야에서 요구되는 연산성능과 하드웨어 요구량에 최적화된 모듈러 역원 연산회로를 구현할 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.88-95
• /
• 2002

1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.