• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.34-42
• /
• 2000

우수한 성능을 가지며 소형${\cdot}$경량인 무선통신기기를 구현하기 위해서는 GHz 대의 고주파수에서 동작하는 소형 RF chip 인덕터의 개발은 중요한 연구분야가 되어왔다. 또한 최근 많이 사용되는 자성 ferrite core 재료는 300MHz 이상의 주파수영역에서 자화율이 급속하게 감소하여 고성능 RF chip 인덕터 개발에 큰 장애가 되고 있다. 따라서 본 논문에서는 비정질 $Al_2O_3$ 코아 재료를 응용한 단순 solenoid 형태의 소형${\cdot}$고성능 RF chip 인덕터를 연구하였다. Cu를 코일 (직경=40${\mu}m$)로 사용하였고 인덕터 크기는 $2.1mm{\times}1.5mm{\times}1.0mm$였다. 외부 전류원은 코일의 양단을 코아 가장자리에 적층된 Au 막에 본딩시킨 후 인가되었다. 코아의 성분은 EDX를 사용하여 분석하였다 개발된 인덕터의 인덕턴스 (L), quality factor (Q), 인피던스(Z)등의 주파수 특성은 RF impedance/Material Analyzer (HP16193A test fixture가 장착된 HP4291B)로 측정되었다. 인덕터들의 인덕턴스 값은 22 nH ~ 150 nH 범위를 가지며, 이들의 자기공진주파수 (SRF)는 1~3.5GHz 영역을 나타낸다. 또한 자기공진주파수가 증가함에 따라 인덕턴스 값이 감소하는 경향을 보이고 있다. 임피던스는 공진주파수에서 최대 값을 가지며 Q-factor의 값은 500 MHz ~ 1.5 GHz 주파수 범위에서 최대 70~97까지 얻어졌다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.336-343
• /
• 2018

본 논문에서는 Win 사의 상용 $0.25{\mu}m$ GaAs pHEMT 공정 기술을 이용하여 X-대역(10.5~13 GHz)에서 동작하는 수신부 코아-칩의 설계 및 제작을 보였다. X-대역 코아-칩은 저잡음증폭기, 4-비트 위상천이기, 직렬-병렬 컨버터(SPC: Serial to parallel data converter)로 구성되며, 크기는 $1.75{\times}1.75mm^2$로 지금까지 보고된 코아-칩 중 가장 소형의 크기를 갖는다. 사용 주파수 대역에서 이득 및 잡음지수는 각각 10 dB 이상, 2 dB 미만, 입출력 반사손실은 10 dB 미만이다. RMS 위상 오차는 12.5 GHz에서 $5^{\circ}$ 미만, P1dB는 2 dBm으로 타 코아-칩과 대등한 성능을 갖는다. 제작된 코아칩은 조립의 편의를 제공하기 위해 $3{\times}3mm^2$ 크기를 갖는 QFN 패키지로 패키지되었으며, 패키지된 코아-칩의 성능은 칩-자체의 성능과 거의 같음을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.117-120
• /
• 2001

This paper presents a HW/SW co-design environments and its validation for development of virtual component on the 32-bit RISC core which is used in the design of Information-Appliance-On-a-Chip. For the experimental environment, we developed the cycle-accurate instruction set simulator based on SE3208 RISC core of ADChips. To verify the function of RISC core at the cycle level, we implemented the verification environment by grafting this simulator on the Seamless CVE which is a commercial co-verification environment.

• 한국산학기술학회논문지
• /
• 제8권2호
• /
• pp.201-206
• /
• 2007

본 논문에서는 NoC(Network-on Chip) 구조로 구현된 core-based 시스템에 대한 효율적인 저전력 테스트 방법을 제안한다 NoC의 라우터 채널로 전송되는 테스트 데이터의 전력소모를 줄이기 위해서 스캔 벡터들을 채널 폭만큼의 길이를 갖는 flit으로 분할하고 nit간 천이율(switching rate)이 최소화 되도록 don't care 입력을 할당하였다. ISCAS 89 벤치마크에 대하여 실험을 한 결과, 제안된 방법은 약 35%의 전력 감소를 나타내었다.

• 한국광학회지
• /
• 제28권4호
• /
• pp.135-140
• /
• 2017

본 논문에서는 고출력 광섬유 레이저를 위한 광섬유 칩 기반 all-fiber $7{\times}1$ 펌프 광 결합기의 제작에 대하여 보고한다. 광섬유 칩은 코어, 클래딩 직경이 각각 20, $400{\mu}m$인 광섬유를 길이 방향으로 식각하여 제작하였다. 7개의 입력 광섬유 부분은 105, $125{\mu}m$의 코어, 클래딩 직경을 가진 7개의 입력 광섬유를 원통형 다발로 제작하여 광섬유 칩의 $375{\mu}m$부분에 융착하였고, 1개의 출력 광섬유는 코어, 클래딩 직경이 각각 25, $250{\mu}m$ 광섬유를 광섬유 칩의 $250{\mu}m$부분에 융착하여 최종적으로 $7{\times}1$ 펌프광 결합기를 제작하였다. 제작된 광섬유 칩 기반 $7{\times}1$ 펌프 광 결합기의 포트별 평균 광 전달 효율은 약 90.2%로 나타났다.

• ETRI Journal
• /
• 제37권1호
• /
• pp.118-127
• /
• 2015

The power consumption of 3D many-core processors can be reduced, and the power delivery of such processors can be improved by introducing voltage island (VI) design using on-chip voltage regulators. With the dramatic growth in the number of cores that are integrated in a processor, however, it is infeasible to adopt per-core VI design. We propose a 3D many-core processor architecture that consists of multiple voltage clusters, where each has a set of cores that share an on-chip voltage regulator. Based on the architecture, the steady state temperature is analyzed so that the thermal characteristic of each voltage cluster is known. In the voltage scaling and task scheduling stages, the thermal characteristics and communication between cores is considered. The consideration of the thermal characteristics enables the proposed VI formation to reduce the total energy consumption, peak temperature, and temperature gradients in 3D many-core processors.

• 대한임베디드공학회논문지
• /
• 제4권2호
• /
• pp.55-62
• /
• 2009

The power consumption of a high-end microprocessor increases very rapidly. High power consumption will lead to a rapid increase in the chip temperature as well. If the temperature reaches beyond a certain level, chip operation becomes either slow or unreliable. Therefore various approaches for Dynamic Thermal Management (DTM) have been proposed. In this paper, we propose a learning based temperature prediction scheme for a multi-core system. In this approach, from repeatedly executing an application, we learn the thermal patterns of the chip, and we control the temperature in advance through DTM. When the predicted temperature may go beyond a threshold value, we reduce the temperature by decreasing the operation frequencies of the corresponding core. We implement our temperature prediction on an Intel's Quad-Core system which has integrated digital thermal sensors. A Dynamic Frequency System (DFS) technique is implemented to have four frequency steps on a Linux kernel. We carried out experiments using Phoronix Test Suite benchmarks for Linux. The peak temperature has been reduced by on average $5^{\circ}C{\sim}7^{\circ}C$. The overall average temperature reduced from $72^{\circ}C$ to $65^{\circ}C$.

• 대한의용생체공학회:의공학회지
• /
• 제37권5호
• /
• pp.186-194
• /
• 2016

In this study, a co-axial flow induced microfluidic chip to fabricate pure collagen type I microfiber via the control of collagen type I and Na-alginate gelation process. The pure collagen type I microfiber was generated by selective degradation of Ca-alginate from 'Core-Shell' structured hydrogel microfiber. To make 'Core-Shell' structure, collagen type I solution was introduced into core channel and 1.5% Na-alginate solution was injected into side channel in microfluidic chip. To evaluatethe 'Core-Shell' structure, the red and green fluorescence substances were mixed into collagen type I and Na-alginate solution, respectively. The fluorescence substances were uniformly loaded into each fiber, and the different fluorescence images were dependent on their location. By immoblizing EpH4-Ras and C6 cells within collagen type I and Na-alginate solution, we sucessfully demonstrated the co-culture of EpH4-Ras and C6 cells with 'Core-Shell' like hydrogel microfiber for 5 days. Only to produce pure collagen type I hydrogel fiber, tri-sodium citrate solution was used to dissolve the shell-like Ca-alginate hydrogel fiber from 'Core-Shell' structured hydrogel microfiber, which is an excellent advantage when the fiber is employed in three-dimensional scaffold. This novel method could apply various application in tissue engineering and biomedical engineering.

• 조명전기설비학회논문지
• /
• 제23권8호
• /
• pp.8-13
• /
• 2009

LED 광원 기술의 발전과 더불어 응용분야도 다양하게 넓어지고 있다. 이중 본 논문에서는 액정 후면 배광 장치와 같이 고성능의 광원이 요구되는 응용제품에 적합한 광원을 제작하였다. 논문에서 제안한 광원은 금속산화물 절연층을 이용하여 LED chip에서 발생한 열을 효율적으로 외부로 전달하는 구조를 적용하였으며 패키지 구조가 아닌 chip과의 접촉면에 반사컵 구조를 적용하여 배광 분포 제어와 광자 재흡수 특성을 개선하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제49권5호
• /
• pp.283-288
• /
• 2000

In this work, small-size, high-performance simple solenoid-type RF chip inductors utilizing an Al2O3 core material were investigated. Copper (Cu) wire with $40\mum$ diameter was used as the coils and the size of the chip inductor fabricated in this work was $2.1mm\times1.5mm\times1.0mm$. The external current source was applied after bonding Cu coil leads to gold pads electro-plated on each end of backsides of a core material. High frequency characteristics of the inductance (L), quality factor (Q), and impedance (Z) of developed inductors were measured using an RF Impedance/Material Analyzer (HP4291B with HP16193A test fixture). This HP4291B was also used to obtain the equivalent circuit and its circuit parameters of the chip inductors. This HP4291B was also used to obtain the equivalent circuit and its circuit parameters of the chip inductors. The developed inductors have the self-resonant frequency (SRF) of 1.1 to 3.1 GHz and exhibit L of 22 to 150 nH. The L of the inductors decreases with increasing the SRF. The Z of the inductors has the maximum value at the SRF and the inductors have the quality factor of 70 to 97 in the frequency range of 500 MHz to 1.5 GHz.