• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.83-92
• /
• 2004

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.

• 실천공학교육논문지
• /
• 제12권1호
• /
• pp.1-10
• /
• 2020

공압제어회로는 4차 산업혁명 시대에 공장 자동화를 구성하는 중요한 기본 요소이며 대학 수준에서 공압제어회로를 설계하고 제작하는 능력을 기르는 것은 매우 중요한 교육과정 중의 하나이다. 본 연구에서는 공압제어회로의 설계 및 제작 과목에 캡스톤 디자인 방법을 적용하기 위해 모둠별 협동학습을 도입하였다. 또한, 학생들의 학습 성취도를 살펴봄으로써 향후 이 결과를 바탕으로 실천공학 교육의 혁신에 기여 하고자 하였다. 공압제어회로 설계 및 제작에서 실험집단에는 모둠별 협동학습을 적용하고 비교집단은 전통적 강의법을 적용하여 해석 능력의 차이를 검정하였다. 모둠별 협동학습을 수행한 실험집단이 전통적인 강의로만 진행된 비교집단보다 학업 능력이 높게 나타났고 유의수준 p<0.05의 t-검정 결과에서도 두 집단간에 유의미한 차이가 있음을 확인하였다. 실험집단에는 13개의 설문조사 문항을 4개의 모둠별로 응답하게 하고 그 결과를 분석하였는데, 전체 평균 4.731의 높은 만족도를 나타내었다. 본 연구를 통하여 공압제어회로의 설계 및 제작 교과목은 통상적인 과목으로 운영할 때 보다 캡스톤 디자인 기법을 적용했을 때 학생들의 학습 성취도 향상에 매우 효과적이라는 결론을 얻었으며 향후 캡스톤 디자인의 교육과정 개발에 기초 자료로 활용될 수 있을 것으로 기대된다.

• 전기학회논문지P
• /
• 제51권4호
• /
• pp.163-168
• /
• 2002

This paper presents the comparison results of control algorithm for the simultaneous control of a multi output converter system that controls, simultaneously and independently, the separate Buck converter and Boost converter with the different specification by one DSP digital controller. As two separate converters are regulated by only one DSP, it is possible to achieve the simple digital control circuit for regulating the multi output DC-DC converter. By setting the software switch state, PI and Fuzzy controller can be applied as a controller for each converter without any change of hardware. Also, it is included the control characteristics comparison between PI and Fuzzy controller. The control characteristics of each PWM DC-DC converter is validated by experimental results.

• 한국항행학회논문지
• /
• 제21권4호
• /
• pp.371-376
• /
• 2017

본 논문에서는 6.78 MHz 에서 공진하는 대형 코일을 이용한 자기공진방식 무선전력전송 시나리오를 제시하고 3차원 전자계 시뮬레이션, 자기공진방식 무선전력전송 등가회로를 통한 특성을 비교하였다. 본 논문에서 제시한 자기공진방식의 무선전력전송 등가회로는 기존 등가회로에 추가적으로 코일 간에 발생하는 기생 커패시턴스를 고려하였다. 이를 바탕으로 제작한 자기공진방식 무선전력전송 코일을 측정하고 시뮬레이션 예측과 비교하였다. 비교 결과 전송 특성 및 공진 주파수 천이 정도를 예측할 수 있었다. 제시한 자기공진방식 무선전력전송 등가회로 특성과 측정치의 오차는 ${\Delta}{\mid}S11{\mid}$이 최대 1.31 dB, ${\Delta}{\mid}S21{\mid}$이 최대 1.36 dB로 유사하게 예측하였다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2007년도 춘계학술대회 논문집
• /
• pp.1656-1664
• /
• 2007

본 논문에서는 고속선에 사용 중인 UM71C 궤도회로의 결함진단을 위한 개선방안을 연구하였다. 고속선 궤도회로는 구간이 길어 유지보수자에 의한 점검 시 많은 시간과 노력이 소요된다. 따라서 주기적으로 검측차를 운행하고 있다. 그러나, 궤도회로 결함 시 차상검측데이터의 변화를 정확히 알 수 없으므로 실제, 고속선 운행선상의 샘플개소를 선정하여 환경에 따른 선로정수를 구하고 전송라인의 특성임피던스와 전파정수를 반영시켜 단락전류에 대한 시뮬레이션을 수행하였으며, 임의의 지점에 결함을 발생시켜 측정한 결과와 시뮬레이션 수행한 결과를 비교하였다. 이렇게 검증된 시뮬레이션 프로그램을 이용하여 보상콘덴서의 기능저하 수량 및 용량변경에 따른 차상검측데이터를 예측하였다. 이것은 보상콘덴서의 기능저하를 사전 예측하여 열차의 안전운행을 확보하기 위해 필요하다. 또한 차상검측시스템에서 얻어진 검측데이터와의 비교를 통해 유지보수에 활용 가능한 활용지침 및 분석기준을 작성하기 위해 필요하다.

• 전력전자학회논문지
• /
• 제14권5호
• /
• pp.423-430
• /
• 2009

최근 저압 배전계통에서 사용되고 있는 과부하겸용 누전차단기 즉, RCD의 저조한 응답특성으로 인한 전기화재 원인의 대부분을 차지하는 단락사고 및 과부하사고에 대한 대응이 매우 미흡한 실정이다. 이에 본 논문에서는 기존 RCD에 대한 모의 사고실험을 통하여 그 비신뢰성을 확인하고, 이러한 RCD의 단점을 개선하고자 내구성과 속응성이 우수한 반도체 스위칭 소자들과 고정밀 전류센서를 이용한 "전기화재 방재장치(EFDPD : Electrical Fire Disaster Prevention Device)"를 제안하여 저압 배전계통에서의 단락 및 과부하사고로 인한 전기재해를 방지하고자 한다. 제안한 장치의 고정밀 전류센서로 사용된 리드스위치는 각종 전기사고에서 수반되는 단락전류 및 과전류에 의한 배전선로의 상승된 자속을 정밀 감지한 후, 자체 차단장치를 동작시키는 원리를 가진다. 다양한 동작특성 분석을 통하여 기존의 차단기와 비교하여 차단동작 응답속도와 그 신뢰성이 입증된다. 이로써 제안한 전기안전 제어장치는 기존 RCD들의 빈번한 오동작과 비신뢰성, 저조한 응답특성으로 인한 각종 전기사고 및 전기화재의 발생을 방지하고자 한다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.82-88
• /
• 2007

본 논문에서는 패턴 비교를 통해 고장 대상 후보를 줄이는 알고리즘을 제안한다. 고장 대상 후보의 개수는 고장 진단을 위한 고장 시뮬레이션 시간을 결정한다. 그렇기 때문에 전체 고장 진단 시간을 줄이기 위해서는 고장 대상 수를 줄이는 것이 필수적이다. 임계 경로 추적은 회로의 최종 출력에서부터 시작해 후방 추적을 통해 고장 대상 후보를 결정한다. 제안하는 알고리즘은 이러한 임계 경로 추적을 하는 동안에 고장이 발견되지 않은 패턴에서와 고장이 발견된 패턴에서의 논리 값을 비교하여 고장 대상 후보를 줄이는 알고리즘이다. 고장 진단을 하는데 있어서 고장 대상 후보를 줄이는 것은 전체 고장 진단 시간에 있어 가장 큰 부분을 차지한다. 때문에 제안하는 알고리즘은 기존의 후방 추적을 이용한 방식보다 고장 진단 시 매우 빠른 성능을 보인다. 또한 조합회로와 순차회로의 모든 경우에 적용이 가능하다. 본 논문에서는 ISCAS#85회로와 ISCAS#89의 회로들을 가지고 실험을 하여 기존의 고장 진단 방식의 경우보다 얼마나 성능이 좋아졌는지 보이도록 하겠다.

• 한국전기전자재료학회논문지
• /
• 제27권11호
• /
• pp.718-724
• /
• 2014

In this work, in order to manufacture the photoelectrode of dye-sensitized solar cells, the different anatase $TiO_2$ paste was prepared by simple route using hydrothermal method. In comparison with the traditional preparing process, the hydrothermally synthesized $TiO_2$ gel was used to make paste directly. Thus, the making process was simplified and the solar conversion efficiency was improved. In comparison with 5.34% solar energy efficiency of HP-1 photoelectrode, the 6.23% efficiency of HDP-1 electrode was improved by 16.67%. This is because hydrothermally synthesized $TiO_2$ gel was used to make paste directly, the dispersibility between $TiO_2$ particles was improved and get the smoother network, leading to the charge transport ability of the electron generated in dye molecular was improved. Further, HDP-2 photoelectrode delivered the best results with Voc (open circuit voltage), Jsc (short circuit current density) FF (fill factor) and ${\eta}$(solar conversion efficiency) were 0.695 V, $15.81mA\;cm^{-2}$, 61.48% and 6.80%, respectively. In comparison with 5.34% of HP-1 photoelectrode, it was improved by 27.34%.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권4호
• /
• pp.216-224
• /
• 2009

The endless scaling down of the semiconductor process made the impact of the power network noise on the performance of the state-of-the-art chip a serious design problem. This paper compares the performances of two popular circuit reduction approaches used to improve the efficiency of power network noise analysis: moment matching-based model order reduction (MOR) and node elimination-based MOR. As the benchmarks, we chose PRIMA and R2Power as the matching-based MOR and the node elimination-based MOR. Experimental results indicate that the accuracy, efficiency, and memory requirement of both methods very strongly depend on the structure of the given circuit, i.e., numbers of the nodes and sources, and the number of moments to preserve for PRIMA. PRIMA has higher accuracy in general, while the error of R2Power is also in the acceptable range. On the other hand, PRIMA has the higher efficiency than R2Power, only when the numbers of nodes and sources are small enough. Otherwise, R2Power clearly outperforms PRIMA in efficiency. In the memory requirement, the memory size of PRIMA increases very quickly as the numbers of nodes, sources, and preserved moments increase.

• 한국전기전자재료학회논문지
• /
• 제18권8호
• /
• pp.753-758
• /
• 2005

A flux-lock type superconducting fault current limiter(SFCL) consists of two coils, which are wound in parallel each other through an iron core, and a high-$T_c$ Superconducting(HTSC) thin film connected in series with coil 2. If the current of the HTSC thin film exceeds its critical current by the fault accident, the resistance of the HTSC thin film generated, and thereby the fault current can be limited by the impedance of the fluk-lock type SFCL. In this paper, we investigated the dependence of both the fault current limiting characteristics and the current distribution between two coils on the operational current of the flux-lock type SFCL through the equivalent circuit analyses and short circuit tests. From the comparison of both the results, the experimental results well agreed with the analyses for equivalent circuit.