• 제목/요약/키워드: Clock performance

검색결과 564건 처리시간 0.022초

대규모 AC/DC 전력 시스템 실시간 EMP 시뮬레이션의 부하 분산 연구 (Analysis of Distributed Computational Loads in Large-scale AC/DC Power System using Real-Time EMT Simulation)

  • 박인권;이종후;이장;구현근;권용한
    • KEPCO Journal on Electric Power and Energy
    • /
    • 제8권2호
    • /
    • pp.159-179
    • /
    • 2022
  • Often a network becomes complex, and multiple entities would get in charge of managing part of the whole network. An example is a utility grid. While the entire grid would go under a single utility company's responsibility, the network is often split into multiple subsections. Subsequently, each subsection would be given as the responsibility area to the corresponding sub-organization in the utility company. The issue of how to make subsystems of adequate size and minimum number of interconnections between subsystems becomes more critical, especially in real-time simulations. Because the computation capability limit of a single computation unit, regardless of whether it is a high-speed conventional CPU core or an FPGA computational engine, it comes with a maximum limit that can be completed within a given amount of execution time. The issue becomes worsened in real time simulation, in which the computation needs to be in precise synchronization with the real-world clock. When the subject of the computation allows for a longer execution time, i.e., a larger time step size, a larger portion of the network can be put on a computation unit. This translates into a larger margin of the difference between the worst and the best. In other words, even though the worst (or the largest) computational burden is orders of magnitude larger than the best (or the smallest) computational burden, all the necessary computation can still be completed within the given amount of time. However, the requirement of real-time makes the margin much smaller. In other words, the difference between the worst and the best should be as small as possible in order to ensure the even distribution of the computational load. Besides, data exchange/communication is essential in parallel computation, affecting the overall performance. However, the exchange of data takes time. Therefore, the corresponding consideration needs to be with the computational load distribution among multiple calculation units. If it turns out in a satisfactory way, such distribution will raise the possibility of completing the necessary computation in a given amount of time, which might come down in the level of microsecond order. This paper presents an effective way to split a given electrical network, according to multiple criteria, for the purpose of distributing the entire computational load into a set of even (or close to even) sized computational loads. Based on the proposed system splitting method, heavy computation burdens of large-scale electrical networks can be distributed to multiple calculation units, such as an RTDS real time simulator, achieving either more efficient usage of the calculation units, a reduction of the necessary size of the simulation time step, or both.

무인 점포 사용자 이상행동을 탐지하기 위한 지능형 모션 패턴 인식 알고리즘 (Intelligent Motion Pattern Recognition Algorithm for Abnormal Behavior Detections in Unmanned Stores)

  • 최영준;나지영;안준호
    • 인터넷정보학회논문지
    • /
    • 제24권6호
    • /
    • pp.73-80
    • /
    • 2023
  • 최근 최저시급의 가파른 인상으로 인건비에 대한 부담이 늘어남과 함께 코로나19의 여파로 무인 상점의 점유율이 높아지고 있는 추세이다. 그로 인해 무인 점포를 타겟으로 하는 도난 범죄들도 같이 늘어나고 있어 이러한 도난 사고를 방지하기 위해 Just-Walk-Out 시스템을 도입하고 고비용의 LiDAR 센서, 가중치 센서 등을 사용하거나 수동으로 지속적인 CCTV 감시를 통해서 확인하고 있다. 하지만 이런 고가의 센서를 많이 사용할수록 점포 운영에 있어 비용 부담이 늘어나게 되고, CCTV 확인은 관리자가 24시간 내내 감시하기 어려워서 사용이 제한적이다. 본 연구에서는 이런 센서들이나 사람에 의지하는 부분을 해결할 수 있고 무인점포에서 사용할 수 있는 저비용으로 도난 등의 이상행동을 하는 고객을 탐지하여 클라우드 기반의 알림을 제공하는 인공지능 영상 처리 융합 알고리즘을 제안하고자 한다. 또한 본 연구에서는 mediapipe를 이용한 모션캡쳐, YOLO를 이용한 객체탐지 그리고 융합 알고리즘을 통해 무인 점포에서 수집한 행동 패턴 데이터를 바탕으로 각 알고리즘들에 대한 정확도를 확인하며 다양한 상황 실험을 통해 융합 알고리즘의 성능을 증명했다.

노인 하지불안증후군에서의 인지기능 저하 (Mild Impairments in Cognitive Function in the Elderly with Restless Legs Syndrome)

  • 김은수;윤인영;권국주;박혜연;이정석;한은경;김기웅
    • 수면정신생리
    • /
    • 제20권1호
    • /
    • pp.15-21
    • /
    • 2013
  • 목 적: 하지불안증후군에서의 인지기능 저하는 흔히 동반되는 수면박탈, 불안, 우울 등에 의해 영향을 받는다. 본 연구의 목적은 투약 받지 않고 있는 한국 노인 인구에서 하지불안증후군과 인지기능 저하와의 관련성을 동반 증상의 영향을 배제하고 살펴보는 것이다. 방 법: 연구대상은 25명의 투약 받고 있지 않은 한국 노인 하지불안증후군 환자군과 나이, 성별, 교육연한에 따라 짝지은 50명의 대조군이다. 모든 연구대상에 대해 CERAD-K 신경심리평가, 중증인지감퇴평가 척도, 전두엽 기능 평가, 그리고 시계 그리기 검사(CLOX)를 포함한 광범위한 인지기능 평가를 시행하였다. 또한 수면의 질 평가를 위해 피츠버그 수면의 질 지수(Pittsburgh Sleep Quality Index, PSQI), 우울증의 평가를 위해 노인우울척도(Geriatric Depression Scale, GDS)를 사용하였다. 결 과: 환자군과 대조군 사이의 PSQI와 GDS 점수의 차이는 없었다. 구성 재인 검사에서 환자군이 대조군에 비해 더 낮은 점수를 보였으며(t=-2.384, p=0.02), 이를 제외한 모든 영역의 인지기능 평가에서 환자군과 대조군의 유의미한 차이는 관찰되지 않았다. 우울감이 있는 대상($GDS{\geq}10$)은 그렇지 않은 군에 비해 언어 유창성, 간이 정신상태 검사, 단어목록기억, 길 만들기 검사, 전두엽 기능 평가의 영역에서 유의한 인지기능 저하를 보였다. 수면의 질이 낮은 대상(PSQI>5)은 그렇지 않은 군에 비해 인지기능 평가의 전 영역에서 차이를 보이지 않았다. 결 론: 본 연구에서 하지불안증후군 환자군을 대조군과 비교한 결과 환자군은 불면과 우울의 영향을 배제하면 비교적 인지기능이 보존된 것으로 관찰되었다. 환자군에서 관찰되었던 시각 인지 영역의 저하는 하지불안증후군에서의 도파민 신경전달계의 장애와 연관하여 해석해 볼 수 있다.

DMB 응용을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (A 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS ADC for Digital Multimedia Broadcasting applications)

  • 조영재;김용우;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.37-47
    • /
    • 2006
  • 본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.