• 한국정보통신학회논문지
• /
• 제26권4호
• /
• pp.548-555
• /
• 2022

본 논문은 타원곡선 디지털 서명 알고리듬 (Elliptic Curve Digital Signature Algorithm; ECDSA)의 핵심 연산으로 사용되는 타원곡선 암호 (Elliptic Curve Cryptography; ECC)의 하드웨어 구현에 대해 기술한다. 설계된 ECC 프로세서는 NIST P-521 곡선 상의 8가지 연산 모드 (점 연산 4가지, 모듈러 연산 4가지)를 지원한다. 점 스칼라 곱셈 (PSM)에 필요한 연산량을 최소화하기 위해 5가지 PSM 알고리듬과 4가지 좌표계에 따른 연산 복잡도 분석을 토대로 radix-4 Booth 인코딩과 수정된 자코비안 좌표계를 적용하여 설계하였다. 모듈러 곱셈은 수정형 3-Way Toom-Cook 정수 곱셈과 수정형 고속 축약 알고리듬을 적용하여 구현되었다. 설계된 ECC 프로세서는 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 101,921개의 LUT와 18,357개의 플립플롭 그리고 101개의 DSP 블록이 사용되었고, 최대 동작주파수 45 MHz에서 초당 약 370번의 PSM 연산이 가능한 것으로 평가되었다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권3호
• /
• pp.291-300
• /
• 2017

양자점 셀룰라 오토마타(QCA: quantum-dot cellular automata)는 셀룰라 오토마타와 유사하게 고안된 컴퓨팅 모델이며, 빠른 연산속도와 적은 전력손실로 차세대의 각광받는 기술도 떠오르고 있다. QCA는 최근 실험 결과와 함께 다양한 연구가 진행되고 있으며 나노 단위 소재로서 디바이스 밀도 및 상호 연결 문제를 해결할 수 있는 트랜지스터의 패러다임 중 하나이다. XOR(exclusive or) 게이트는 논리의 둘 중 하나가 참일 때 결과가 참이 되도록 작동하는 게이트이다. 제안하는 XOR 게이트는 5개의 층으로 구성되어 있다. 첫 번째 층은 OR 게이트, 세 번째 층과 다섯 번째 층은 AND 게이트로 구성되어 있고 중간에 두 번째 층과 네 번째 층은 통로로 구성하여 설계한다. 반가산기는 XOR 게이트와 AND 게이트로 이루어져 있다. 제안한 반가산기는 제안하는 XOR 게이트에서 셀 두 개를 추가하여 설계한다. 제안한 반가산기는 기존의 반가산기에 비해 보다 적은 수의 셀, 전체 면적, 그리고 클럭으로 구성한다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권3호
• /
• pp.301-310
• /
• 2017

양자점 셀룰라 오토마타(QCA: quantum-dot cellular automata)는 나노 크기의 셀을 이용하여 다양한 연산을 수행하며, 매우 빠른 연산속도와 적은 전력손실로 차세대 기술로 떠오르고 있다. 본 논문에서는 QCA 상에서 새로운 유니버셜 게이트(universal gate)를 제안한다. 또한, 유니버셜 게이트를 이용하여 시공간 효율성 측면에서 우수한 XOR 게이트를 제안한다. 유니버셜 게이트는 자기 자신으로 모든 기본 논리 게이트를 만들어 낼 수 있는 게이트이다. 한편, 제안된 유니버셜 게이트는 기본 셀과 회전된 셀을 활용하여 설계한다. 제안된 유니버셜 게이트의 회전된 셀은 3-입력 다수결게이트 구조의 중앙부에 위치한다. 3-입력 다수결 게이트를 이용하여 XOR 게이트를 설계할 때는 5개 이상의 3-입력 다수결 게이트가 사용되지만, 본 논문에서는 3개의 유니버셜 게이트를 사용하여 XOR 게이트를 제안한다. 제안하는 XOR 게이트는 기존의 XOR 게이트보다 사용된 게이트 수가 줄었으며 설계 면적이나 소요 클럭면에서 우수함을 확인할 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제22권6호
• /
• pp.57-62
• /
• 2022

최근 상변화메모리와 같은 고속 스토리지 매체의 출현으로 느린 디스크 스토리지에 적합하게 설계된 메모리 관리 기법에 대한 재고가 필요한 시점에 이르렀다. 본 논문에서는 상변화메모리를 가상메모리의 스왑장치로 이용하는 시스템을 위한 새로운 페이지 교체 정책을 제안한다. 제안하는 방식은 페이지 교체 정책이 전통적으로 추구하던 페이지 폴트 횟수 절감뿐 아니라 스왑 장치에 발생하는 쓰기량 절감을 동시에 추구한다. 이는 상변화메모리의 쓰기 연산이 느리고 쓰기 횟수에 제한이 있다는 점에 착안한 것이다. 구체적으로 살펴보면 메모리 부하가 높은 경우 페이지 폴트를 줄이는 데에 초점을 맞추고 메모리 공간에 여유가 있을 경우 스토리지 쓰기량을 줄이는 적응적인 방식을 채택한다. 이를 통해 제안하는 정책이 메모리 시스템의 성능을 저하시키지 않으면서 스토리지 쓰기량을 크게 절감함을 다양한 워크로드의 메모리 참조 트레이스를 재현하는 시뮬레이션 실험을 통해 보인다.

• 대한치매학회지
• /
• 제22권4호
• /
• pp.148-157
• /
• 2023

Background and Purpose: Episodic memory is a system that receives and stores information about temporally dated episodes and their interrelations. Our study aimed to investigate the relevance of episodic memory to time perception, with a specific focus on simultaneity/order judgment. Methods: Experiment 1 employed the simultaneity judgment task to discern differences in time perception between patients with mild cognitive impairment or dementia, and age-matched normals. A mathematical analysis capable of estimating subjects' time processing was utilized to identify the sensory and decisional components of temporal order and simultaneity judgment. Experiment 2 examined how differences in temporal perception relate to performance in temporal order memory, in which time delays play a critical role. Results: The temporal decision windows for both temporal order and simultaneity judgments exhibited marginal differences between patients with episodic memory impairment, and their healthy counterparts (p = 0.15, t(22) = 1.34). These temporal decision windows may be linked to the temporal separation of events in episodic memory (Pearson's ρ = -0.53, p = 0.05). Conclusions: Based on our findings, the frequency of visual events accumulated and encoded in the working memory system in the patients' and normal group appears to be approximately (5.7 and 11.2) Hz, respectively. According to the internal clock model, a lower frequency of event pulses tends to result in underestimation of event duration, which phenomenon might be linked to the observed time distortions in patients with dementia.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.53-64
• /
• 2024

자연어 처리 모델이 발전함에 따라 챗 GPT와 같은 대화형 언어 생성 AI 모델이 널리 사용되고 있다. 따라서 자연어 처리 최신 모델의 기반이 되는 트랜스포머 알고리즘을 하드웨어로 구현하여 연산 속도와 전력 소비량을 개선하는 것은 중요하다고 할 수 있다. 특히, 행렬 곱셈을 통해 문장에서 서로 다른 단어 간의 관계를 분석하는 멀티 헤드 어텐션과 피드 포워드 네트워크는 트랜스포머에서 연산량이 가장 큰 핵심적인 알고리즘이다. 본 논문에서는 기존의 시스톨릭 어레이를 변형하여 행렬 곱 연산 속도를 개선하고, 입력 단어 개수 변동에 따라 지연시간도 변동되는 유동적인 구조를 제안한다. 또한, 트랜스포머 알고리즘의 정확도를 유지하는 형태로 양자화를 하여 메모리 효율성과 연산 속도를 높였다. 본 논문은 평가를 위해 멀티헤드어텐션과 피드포워드 네트워크에서 소요되는 클럭사이클을 검증하고 다른 곱셈기와 성능을 비교하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권5_6호
• /
• pp.257-266
• /
• 2007

온 칩 버스에서 중재 방식은 전체 시스템의 성능을 결정하는 중요한 요소 중 하나이다. 전통적인 공유 버스는 다수의 마스터와 단일 중재기 사이의 버스 사용 요청 및 권한 신호에 기반한 마스터 중심의 중재 방식을 사용한다. 마스터 중심의 중재 방식을 사용할 경우 한 순간에 오직 하나의 마스터와 슬레이브만이 데이타 전송을 수행할 수 있다. 따라서 전체 버스 시스템의 효율성 및 자원의 이용률이 감소되는 단점이 있다. 반면, 슬레이브 중심의 중재 방식은 중재기가 각 슬레이브 포트 별로 분산되며, 마스터는 중재 동작 없이 바로 트랜잭션을 시작하고, 다음 전송을 진행시키기 위해 슬레이브의 응답을 기다리는 방식을 취한다. 따라서 중재 동작의 단위가 트랜잭션 또는 단일 전송이 될 수 있다. 또한 다수의 마스터와 다수의 서로 다른 슬레이브 사이에 병렬적인 데이타 전송이 가능하기 때문에 버스 시스템의 효율성 및 자원의 이용률이 증가된다. 본 논문은 슬레이브 중심의 중재 방식을 사용하는 온 칩 버스인 ML-AHB 버스 매트릭스에 다양한 중재 방식을 적용시켜 전체 버스 시스템의 성능을 비교 분석해 보고, 어플리케이션의 특징에 따라 어떤 중재 방식을 사용하는 것이 더 유리한지에 대해 언급한다. 본 논문에서 구현한 중재 방식은 고정된 우선순위 방식, 라운드 로빈 방식 및 동적인 우선순위 방식으로 나뉘며, 마스터와 슬레이브의 특성 별로 각각 실험을 수행하였다. 성능 시뮬레이션 결과, 버스 시스템에서 임계 경로에 있는 마스터의 개수가 적을 경우 동적인 우선순위 방식이 가장 높은 성능을 보였으며, 임계 경로에 있는 마스터의 개수가 많거나, 또는 모든 마스터들의 작업 길이가 동일할 경우 라운드 로빈 방식이 가장 높은 성능을 보였다. 또한 SDRAM과 같이 접근을 위한 지연이 긴 메모리 또는 장치들을 슬레이브로 사용하는 어플리케이션에서는 단일 전송 단위의 중재 방식보다 트랜잭션 단위의 중재 방식이 더 높은 성능을 보였다. 실제 SDRAM의 지연 시간이 1, 2 및 3 클럭 사이클인 경우 각각 26%, 42% 및 51%의 성능 향상을 보였다.

• 한국항해항만학회지
• /
• 제38권4호
• /
• pp.373-378
• /
• 2014

본 논문에서는 위성항법시스템(GNSS)의 다양화에 따른 DGNSS 기준국(RSIM, Reference Station and Integrity Monitor)의 재구축을 위하여, 유럽연합(EU) 위성항법시스템인 Galileo의 E1 의사거리 보정정보 생성 알고리즘과 GPS/Galileo 시뮬레이션을 통한 성능검증에 대해 다룬다. 먼저 DGPS RSIM에서 DGNSS RSIM으로 전환을 위한 운영적 측면에서의 기술 및 메시지 표준과 사용자 방송 측면에서의 메시지 표준에 대해 살펴본다. 일반적으로 GNSS의 의사거리 보정을 위해서는 정확한 GNSS 위성위치와 사용자 위치를 알아야만 한다. 그러므로 Galileo 위성위치를 정확하게 계산하기 위해서, Galileo ICD 문건의 위성위치 계산식을 이용하여 사용자 수신기에서 제공하는 궤도력 정보를 기반으로 해당 위성 위치를 추정한다. 그리고 위성시계 옵셋과 사용자 수신기의 시각오차, GPS와 Galileo 위성의 시스템 타임 옵셋을 계산하여 GPS/Galileo 의사거리 보정정보를 생성한다. GPS/Galileo 시뮬레이터를 연동한 성능검증 플랫폼을 기반으로 GPS/Galileo 보정정보의 오차를 분석하고, 측위정확도를 분석하여 그 성능을 검증하였다. 국제기구(RTCM)에서 요구하는 기준국 운영을 위한 측위 성능을 충족할 수 있음을 확인하였다.

• 정보처리학회논문지A
• /
• 제18A권3호
• /
• pp.99-108
• /
• 2011

프로세서 기술은 공정비용의 증가와 전력 소모 때문에 단순 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 병렬 프로세싱 기술 발전이 이루어지고 있다. 본 논문에서는 멀티미디어에 내재한 무수한 데이터를 효과적으로 처리할 수 있는 SIMD(Single Instruction Multiple Data) 기반 병렬 프로세서를 소개하고, 또한 이러한 SIMD 기반 병렬 프로세서 아키텍처에서 이미지/비디오 픽셀을 효율적으로 처리 가능한 픽셀 서브워드 병렬처리 명령어를 제안한다. 제안하는 픽셀 서브워드 병렬처리 명령어는 48비트 데이터패스 아키텍처에서 4개의 12비트로 분할된 레지스터에 4개의 8비트 픽셀을 저장하고 동시에 처리함으로써 기존의 멀티미디어 전용 명령어에서 발생하는 오버플로우 및 이를 해결하기 위해 사용되는 패킹/언팽킹 수행의 상당한 오버헤드를 줄일 수 있다. 동일한 SIMD 기반 병렬 프로세서 아키텍처에서 모의 실험한 결과, 제안한 픽셀 서브워드 병렬처리 명령어는 baseline 프로그램보다 2.3배의 성능 향상을 보인 반면, 인텔사의 대표적인 멀티미디어 전용 명령어인 MMX 타입 명령어는 baseline 프로그램보다 단지 1.4배의 성능 향상을 보였다. 또한, 제안한 명령어는 baseline 프로그램보다 2.5배의 에너지 효율 향상을 보인 반면, MMX 타입 명령어는 baseline 프로그램보다 단지 1.8배의 에너지 효율 향상을 보였다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.76-84
• /
• 2013

순시(instantaneous) TDOA (time difference of arrival)와 FDOA (frequency difference of arrival)를 이용한 위치추정 방법은 추가적인 측정값 획득을 통해 정확도 향상을 도모할 수 있으며, 이를 위해서는 동시에 운용되는 수신단의 수를 증가하여야 한다. 하지만 전자전 환경에서 수신단 수의 증가는 아군의 피탐확률(probability of intercept) 상승으로 인한 전력 손실을 야기할 수 있고, 수신단 간의 데이터 링크 및 시각동기화와 같은 과정에 대한 추가적인 고려가 필요하다. 따라서 본 논문에서는 이격된 2개의 이동 수신단만을 운용하여 연속적으로 다수의 TDOA와 FDOA 정보를 측정하고, 이를 이용하여 고정 신호원의 위치를 추정하는 방법을 제안한다. 이 경우 매 측정 순간마다 독립된 수신단 쌍(pair)이 추가되므로 각 수신단 조합은 서로 다른 기준 수신단을 가지게 된다. 그러므로 모든 수신단 쌍이 동일한 기준 수신단을 공유해야하는 QCLS (quadratic correction least squares) 방법을 적용할 수 없다. 이러한 이유로 본 논문에서는 비선형 LS 최적해를 반복계산을 통해 얻어내는 Gauss-Newton 기법을 적용한다. 또한 모의실험을 통해 획득된 TDOA와 FDOA의 수가 증가함에 따른 위치추정 결과의 RMSE (root mean square error)값과 CRLB (Cramer-Rao lower bound)를 비교하고, CEP (circular error probable) 평면을 도시하여 2차원 공간상에서의 기대 추정 성능을 분석한다.