• Molecules and Cells
• /
• 제22권3호
• /
• pp.275-284
• /
• 2006

The molecular components that generate and maintain circadian rhythms of physiology and behavior in mammals are present both in the brain (suprachiasmatic nucleus; SCN) and in peripheral tissues. Examination of mice with targeted disruptions of either mPer1 or mPer2 has shown that these two genes have key roles in the SCN circadian clock. Here we show that loss of the clock gene mPer2 affects forced locomotor performance in mice without altering muscle contractility. A proteomic analysis revealed that the anterior tibialis muscles of the mPer2 knockout mice had higher levels of glycolytic enzymes such as triose phosphate isomerase and enolase than those of either the wild type or mPer1 knockout mice. In addition, the level of expression of HSP90 in the mPer2 mutant mice was also significantly higher than in wildtype mice. These results suggest that the reduced locomotor endurance of the mPer2 knockout mice reflects a greater dependence on anaerobic metabolism under stress conditions, and that the two canonical clock genes, mPer1 and mPer2, play distinct roles in the physiology of skeletal muscle.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

• 에너지공학
• /
• 제24권1호
• /
• pp.1-9
• /
• 2015

Welding defects affect the performance of welded pipe joints. In this study, a three point bend test of welded steel and medium density polyethylene (MDPE) pipe joints with defects of various defect locations and defect materials was studied using the finite element method. The defect was assumed to be located at 12 o'clock, 3 o'clock or 6 o'clock direction. The results showed that pipes failed more easily on the compression side due to stress or local buckling. The air defect was more dangerous than the steel defect if the defect was located in the compression side; otherwise, the defect material effect on the integrity of pipes was ignorable. It is argued that the integrity of pipes with defects in the compression side is weaker than that in other regions, and the defect should be located in the compression side or the 12 o'clock position in the three point bend test to maximize the effect of defect existence on the pipe structural integrity.

• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.256-262
• /
• 2002

본 논문에서는 sign estimation technique (3)을 기초로 한 radix-4 모듈라 곱셈 알고리즘을 제안한다. Sign estimation technique은 carry와 sum의 형태로 표현되는 수에서 부호를 알아내는 것이다. 이 방법은 5비트 carry look-ahead adder로 구현이 가능하다. RSA와 같은 암호화 시스템에서는 모듈라 곱셈이 하드웨어의 성능을 좌우한다. 제안한 알고리즘은 modulus가 n 비트인 경우, 모듈라 곱셈 수행시 일반적인 알고리즘의 약 반 클럭 (n/2+3) 사이클만 필요하다. 그래서 매우 큰수의 modulus 사용하는 RSA 암호시스템에서 모듈라 멱승 연산에 매우 효율적이다. 또한 모듈라 곱셈의 하드웨어 성능을 향상하기 위해, CSA (Carry Save Adder)의 맨 마지막 출력에 사용되는 CPA (Carry Propagation Adder) 대신 고속 덧셈기(7)를 사용하였다. 모듈라 멱승 계산이 n 클럭이 소요되는 RL binary 방법을 적용하여 1024 비트 데이터를 RSA 암호화하는데 n(n/2+3) 클럭 사이클만 소요된다.

• 한국전자통신학회논문지
• /
• 제10권2호
• /
• pp.165-176
• /
• 2015

시간 동기화 프로토콜은 통신의 성능을 결정할 수 있는 중대한 요인 중 하나이며, 최근 네트워크의 빠른 발전으로 인하여 더욱 탄탄한 시간 동기화 알고리즘이 요구되고 있다. IEEE 1588은 탄탄한 시간 동기화 알고리즘을 위한 가능한 방법 중 하나이지만, 아직 PDV 값의 감소 및 안정화를 위한 고려되어야 할 몇 가지 문제점이 남아있다. 본 논문에서는 PTP 메시지 전송의 수정, PTP 메소드 최적화, 필터링 기술, 응용계층의 타임스템프를 대신하는 H/W 타임스템프 활용 등 IEEE 1588의 성능을 개선할 몇 가지 방법을 조사하여 각 기법의 특징을 분석하였다. 본 논문에서 소개된 성능의 개선에도 불구하고 네트워크 통신에서 시간 동기화 알고리즘은 아직 개선해야 할 많은 문제점을 가지고 있다.

• 한국통신학회논문지
• /
• 제37C권10호
• /
• pp.1004-1010
• /
• 2012

논문에서는 최근에 무선 센서 관련 연구에서 제안된 높은 정확도를 가진 센서 간의 클락 동기 기술을 멀티스태틱 레이더 시스템을 위한 무선 시간동기 알고리즘에 적용을 고려하고 특히 비가시선 상에 있는 노드들 간에 적용 될 수 없는 기존 이론의 한계를 극복하는 알고리즘을 제안한다. 제안된 알고리즘에서는 두 노드에서의 얻어진 타임 스탬프 관찰 결과 정보를 바탕으로 recursive robust least M-estimation (RLM) 기법을 이용하여 두 개의 센서 노드 간의 상대적인 클락 스큐(skew)와 위상 차이를 추정한다. 그 과정에서 NLOS 환경으로 인해 uplink와 downlink시에 발생하는 지연시간의 차이를 추적하여 억제시킴으로써 알고리즘의 성능 향상시킨다. 또한 mean square error (MSE)를 계산하여 알고리즘의 성능을 기존 maximum-liklihood (ML) 기법을 이용한 알고리즘과 비교 분석한다.

• Journal of Positioning, Navigation, and Timing
• /
• 제13권1호
• /
• pp.111-115
• /
• 2024

This study builds a machine learning model optimized for clocks among various techniques in the field of artificial intelligence and applies it to clock stabilization or synchronization technology based on atomic clock noise characteristics. In addition, the possibility of providing stable source clock data is confirmed through the characteristics of machine learning predicted values during holdover of atomic clocks. The proposed machine learning model is evaluated by comparing its performance with the AutoRegressive Integrated Moving Average (ARIMA) model, an existing statistical clock prediction model. From the results of the analysis, the prediction model proposed in this study (MSE: 9.47476) has a lower MSE value than the ARIMA model (MSE: 221.2622), which means that it provides more accurate predictions. The prediction accuracy is based on understanding the complex nature of data that changes over time and how well the model reflects this. The application of a machine learning prediction model can be seen as a way to overcome the limitations of the statistical-based ARIMA model in time series prediction and achieve improved prediction performance.

• 한국정보통신학회논문지
• /
• 제7권1호
• /
• pp.69-74
• /
• 2003

본 논문에서는 OFDM 신호방식을 사용하는 무선채널 환경에서 무선 멀티미디어에 적합한 클럭 동기복원 알고리즘을 제안한다. 제안된 클럭 동기복원 알고리즘의 기본적인 접근은 수신기의 채널 추정기로부터 추정된 채널의 주파수 응답을 획득하여 IFFT를 통해 채널의 충격 응답 또는 다중 경로 강도 프로 파일을 구하고 시간 영역에서 채널의 에너지가 집중된 일정 범위의 위치를 추적하는 것이다. 또한, 샘플링 클럭 오프셋이 ${\pm}$1∼3 샘플 있는 경우 64-QAM, 16-QAM의 성좌점을 분석하고, BER 성능을 확인한 결과 최적 샘플 지점에서의 성좌점과 BER 성능에 비하여 2 샘플 이상의 오프셋이 발생했을 경우에는 심한 성능 열화가 나타나는 것을 확인하였고, 시뮬레이션 결과로부터, 제안된 알고리즘이 주파수 선택적 페이딩 채널 하에서도 우수한 동기특성을 제공함을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.453-461
• /
• 2010

본 논문에서는 임베디드 RISC 코어의 성능 및 전력 소모 개선을 위해 동적 분기예측 구조, 4원 집합연관 캐쉬 구조, ODC 연산을 이용한 클록 게이팅 기법을 제시한다. 동적 분기 예측 구조는 분기 명령에 대해 다음에 실행될 명령에 대한 예측 주소를 저장하는 BTB (Branch Target Buffer)를 사용한다. 4원 집합연관 캐쉬는 네 개의 메모리 블록을 한 개의 캐쉬 블록에 사상되는 구조로서 직접사상 캐쉬에 비해 접근 실패율이 낮고 라인 교체 방식으로 Pseudo-LRU 방식을 채택하여 LRU 정보를 저장하는 비트 수를 감소시킨다. ODC를 이용한 클록게이팅 기법은 논리합성 개념인 무관조건의 입출력 ODC 조건을 찾아 클록 게이팅 로직을 삽입함으로써 동적 소비전력을 줄인다. 제시한 구조들을 임베디드 RISC 코어인 OpenRISC 코어에 적용하여 성능을 측정한 결과, 기존 OpenRISC 코어 대비 실행시간이 약 29% 향상 되었고, Chartered $0.18{\mu}m$ 라이브러리를 이용하여 동적 전력을 측정한 결과, 기존 OpenRISC 코어 대비 소비전력이 16% 이상 감소하였다.

• Journal of Communications and Networks
• /
• 제7권1호
• /
• pp.1-12
• /
• 2005

Ethernet is being deployed in metropolitan area networks (MANs) as a lower-cost alternative to SONET-based infrastructures. MANs are usually required to support common communication services, such as voice and frame relay, based on legacy synchronous TDM technology in addition to asynchronous packet data transport. This paper addresses the clock synchronization problem that arises when transporting synchronous services over an asynchronous packet infrastructure, such as Ethernet. A novel algorithm for clock synchronization is presented combining time-stamp methods used in the network time protocol (NTP) with signal processing techniques applied to measured packet interarrival times. The algorithm achieves the frequency accuracy, stability, low drift, holdover performance, and rapid convergence required for viable emulation of TDM circuit services over Ethernet.