• 한국전자파학회논문지
• /
• 제22권6호
• /
• pp.584-597
• /
• 2011

본 논문에서는 WIN Semiconductors사의 0.5 ${\mu}m$ PHEMT 공정을 이용하여 GSM/EGSM/DCS/PCS 4중 대역을 위한 저손실, 고전력의 RF SP6T 스위치 칩을 설계, 제작 및 측정하였다. 스위치 특성을 개선시킬 수 있는 최적의 구조를 위해서 series와 series-shunt 구조를 혼용하였고, 칩 크기를 줄이기 위해서 수신단에 공통 트랜지스터 구조를 사용하였다. 또한, 시스템에 사용되는 ON, OFF 상태의 입력 전력을 고려하여 트랜지스터의 게이트 크기와 스택(stack) 수를 결정하였다. 마지막으로 피드 포워드(feed forward) 캐패시터, shunt 캐패시터 그리고 shunt 트랜지스터의 기생 인덕턴스 공진 기법을 적용하여 격리도 및 전력 특성을 개선하였다. 제작된 스위치 칩의 크기는 $1.2{\times}1.5\;mm^2$이며, S 파라미터 측정 결과 삽입 손실은 0.5~1.2 dB, 격리도는 28~36 dB를 보였다. 전력 특성으로는 4 W의 입력 전력에 대해서도 삽입 손실 및 격리도의 특성 변화가 없었으며, 75 dBc 이상의 2차 및 3차 고조파 억제 특성이 확보되었다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.70-77
• /
• 2013

본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz~10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.195-202
• /
• 2004

본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.280-280
• /
• 2007

$Pb(Zr,Ti)O_3$ (PZT) 강유전체 박막은 높은 잔류 분극 (remanent polarization) 특성 때문에 현재 강유전체 메모리 (FeRAM) 소자에 적용하기 위하여 가장 활발히 연구되고 있다. 그런데 PZT 물질은 피로 (fatigue) 및 임프린트 (imprint) 등의 장시간 신뢰성 (long-term reliability) 특성이 취약한 단점을 가지고 있다. 이러한 신뢰성 문제를 해결할 수 있는 효과적인 방법 중의 하나는 $IrO_2$, $SrRuO_3$(SRO) 등의 산화물 전극을 사용하는 것이다. 많은 산화물 전극 중에서 SRO는 PZT와 비슷한 pseudo-perovskite 결정구조를 갖고 격자 상수도 비슷하여, PZT 커패시터의 강유전 특성 및 신뢰성을 향상시키는데 매우 효과적인 것으로 알려져 있다. 따라서 본 연구는 PZT 커패시터에 적용하기 위하여 SRO 박막을 증착하고 이의 전기적 특성 및 미세구조를 분석하고자 하였다. 또 실제로 SRO 박막을 상부전극과 PZT 사이의 버퍼 층 (buffer layer)으로 적용한 경우의 커패시터 특성도 평가하였다. 먼저 다결정 SRO 박막을 $SiO_2$/Si 기판 위에 DC 마그네트론 스퍼터링 법 (DC magnetron sputtering method)으로 증착하였다. 그 다음 이러한 SRO 박막의 미세구조, 결정성 및 전기적 특성이 증착 조건들의 변화에 따라서 어떤 경향성을 보이는지를 평가하였다. 기판 온도는 $350\;{\sim}\;650^{\circ}C$ 범위에서 변화시켰고, 증착 파워는 500 ~ 800 W 범위에서 변화시켰다. 또 Ar+$O_2$ 혼합 가스에서 산소의 혼합 비율을 20 ~ 50% 범위에서 변화시켰다. 이러한 실험 결과 SRO 박막의 전기적 특성 및 미세 구조는 기판의 증착 온도에 따라서 가장 민감하게 변함을 관찰할 수 있었다. 다른 증착 조건과 무관하게 $450^{\circ}C$ 이상의 온도에서 증착된 SRO 박막은 모두 주상정 구조 (columnar structure)를 형성하며 (110) 방향성을 강하게 나타내었다. 가장 낮은 전기 저항은 $550^{\circ}C$ 증착 온도에서 얻을 수 있었는데, 그 값은 약 $440\;{\mu}{\Omega}{\cdot}cm$ 이었다. SRO 버퍼 충을 적용하여 제작한 PZT 커패시터의 잔류 분극 (Pr) 값은 약 $30\;{\mu}C/cm^2$ 정도로 매우 높은 값을 나타내었고, 피로 손실 (fatigue loss)도 $1{\times}10^{11}$ 스위칭 사이클 후에 약 11% 정도로 매우 양호한 값을 나타내었다.

• 유기물자원화
• /
• 제31권1호
• /
• pp.57-68
• /
• 2023

본 연구에서는 커피 폐기물 기반의 질소가 포함된 다공성 탄소 섬유 형태로 제조하여 고에너지 EDLC용 탄소 소재로 활용하고자 하였다. 커피 폐기물은 분쇄과정을 거쳐 폴리비닐피롤리돈과 용매인 다이메틸폼아마이드에 혼합한 후 전기방사를 통해 커피 폐기물 기반의 섬유 형태(Bare-CWNF)의 물질로 만들었으며, 질소 분위기의 900℃에서 탄화를 진행하여 커피 폐기물 기반의 질소가 포함된 다공성 섬유 형태(Carbonized-CWNF)의 물질을 제조하였다. Carbonized-CWNF는 Bare-CWNF와 같이 섬유 형태를 유지하였으며 질소 함량 역시 유지되는 것을 확인하였다. 커피 폐기물의 탄화 탄소(Carbonized-CW)및 폴리아크릴로나이트릴 기반의 탄소섬유(Carbonized-PNF)를 Carbonized-CWNF와 -1.0-0.0V의 전압 범위에서 전기화학적 성능을 비교한 결과, Carbonized-CWNF가 가장 높은 비정전용량(123.8F g^-1 @ 1A g^-1)을 확보할 수 있었다. 이를 통해 커피 폐기물 기반의 질소가 함유된 다공성 탄소 섬유가 고에너지 EDLC(Electric double layer capacitor)용 전극으로 우수한 성능을 나타내는 것을 확인하였다. 최종적으로, 환경 오염의 원인이 되는 식물성 바이오매스 중 커피 폐기물을 활용하여 친환경성을 확보하였고, 식물성 바이오매스와 같은 폐기물을 슈퍼커패시터와 같은 고성능 에너지 저장 매체로의 탈바꿈 할 수 있는 가능성을 제시하였다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권6호
• /
• pp.709-718
• /
• 2017

최근 정전시에 엘리베이터에 탑승한 승객들을 안전하게 대피시킬 수 있는 비상전원장치가 법제화됨에 따라서 이 시스템에 대한 관심이 증대되고 있다. 본 연구에서는 대용량 커패시터에 필요 전력을 직류로 저장한 상태에서 정전시 교류 380V를 발생시켜 엘리베이터가 일정시간 동안 동작할 수 있는 비상전원장치(PCS : Power Conditioning System) 설계에 대한 내용을 다룬다. PCS에 사용되는 전력변환장치의 제어시스템은 원하는 응답 특성을 얻기 위한 전류제어기로 구성되어져 있다. 전류제어기의 설계 방법에는 일반적으로 빠른 응답 특성을 보여주는 데는 비트 제어기 설계를 사용하고 있지만, 복잡한 계산과정을 요구하기 때문에 고성능의 제어기를 필요로 하게 된다. 본 연구에서는 average 전류 제어기법을 사용한 전류제어기의 설계 방법에 대해서 서술하였다. 먼저 단상 시스템의 전류 제어 기법을 통해 제안된 방법의 적합성을 입증한 후 3상 시스템으로 확장시켜서 시스템에 적용하였다. 모델링을 통한 수학적 해석과 PSIM을 이용한 컴퓨터 시뮬레이션을 이용한 검증방법을 통해 본 연구에서 제안한 제어방법의 성능과 효과를 입증하였다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 한국결정성장학회지
• /
• 제8권4호
• /
• pp.599-604
• /
• 1998

본 논문은 PZT 박막의 기억소자 응용을 위한 Pt 그리고 RuO2 박막을 조사하였다. 초고주파 마그네트론 스퍼터링 방법을 이용하여 하부전극을 성장하였으며, 조사된 실험변수는 기판온도, 가스 부분압, RF 전력 그리고 후열처리 등이다. 기판온도는 Pt, $RuO_2$박막의 결정구조 뿐만 아니라 표면구조 및 비저항 성분에 크게 영향을 주었다. Pt 박막의 XRD 분석으로 기판온도가 상온에서 $200^{\circ}C$까지는 (111) 그리고 (200) 면이 혼재하는 결과를 보였으나 $300^{\circ}C$에서는 (111) 면으로 우선 방위 성장 특성을 보였다. XRD와 AFM 해석으로부터 Pt 박막 성장시 기판온도 $300^{\circ}C$, RF 전력 80W가 추천된다. 산소 분압비를 0~50%까지 가변하여 조사한 결과 산소가 5% 미만으로 공급되면 Ru 금속이 성장되고, 산소 분압비가 10 ~40%까지는 Ru와 $RuO_2$ 상이 공존하였으며 산소 분압비가 50%에서는 순수한 $RuO_2$상만이 검축되었다. 이 결과로부터 RuO2/Ru 이층 구조의 하부전극 형성이 산소 가스 부분압을 조절하여 한번의 공정으로 성장 가능하며, 이런 구조를 이용하면 금속의 낮은 비저항을 유지하면서도 PZT 박막의 산소 결핍에 의한 기억소자의 피로도 문제를 완화할 것으로 사료된다. 후 열처리 온도를 상온에서부터 $700^{\circ}C$까지 증가할 때 Pt와 $RuO_2$의 비저항 성분은 선형적 감소 추세를 보였다. 본 논문은 강유전체 기억소자 응용을 위한 최적화된 하부전극 제적조건을 제시한다.

• 한국재료학회지
• /
• 제5권6호
• /
• pp.754-762
• /
• 1995

차세대 LSI용 유전체 박막으로서의 응용을 목적으로 RF 마그네트론 스퍼터링법으로 Si기판위에 SrTiO$_3$박막을 제조하였다. Ar과 $O_2$혼합가스 비, 바이어스 전압변화, 열처리 온도등의 증착조건을 다양하게 변화시키며 SrTiO$_3$박막을 제조하여 최적의 증착조건을 조사하였다. 박막의 결정성을 XRD로, 박막과 Si 사이의 계면의 조성분포를 AES로 각각 분석하였다. Ar과 $O_2$의 혼합가스를 스퍼터링 가스로 사용함으로써 결정성이 좋은 박막을 얻었다. 그리고 보다 치밀한 박막을 얻고자 바이어스 전압을 걸어주며 증착시켰다. 본 실험결과에서는 스퍼터링 가스는 Ar+20% $O_2$혼합가스, 바이어스 전압은 100V에서 좋은 결정성을 얻었다. 또한 하부전극으로 Pt, 완충층으로 Ti를 사용함으로써 SrTiO$_3$막과 Si 기판과의 계면에서 SiO$_2$층의 형성을 억제할 수 있었으며, Si의 확산을 막을 수 있었다. 전류 및 유전특성을 측정하기 위해 Au/SrTiO$_3$/Pt/Ti/SiO$_2$/Si로 구성된 다층구조의 시편을 제작하였다. Pt/Ti층은 RF 스퍼터링으로, Au 전극은 DC 마그네트론 스퍼터링법으로 증착시켰다 $600^{\circ}C$로 열처리함에 의해 미세하던 결정림들이 균일하게 성장하였으며, 이에 따라 유전율이 증가하고 누설전류가 감소하였다. $600^{\circ}C$에서 열처리한 두께 300nm의 막에서 유전율은 6.4fF/$\mu\textrm{m}$$^2$이고, 비유전상수는 217이었으며, 누설전류밀도는 2.0$\times$$10^{-8}$ A/$\textrm{cm}^2$로 양질의 SrTiO$_3$박막을 제조하였다.