• 제목/요약/키워드: CPU time

검색결과 937건 처리시간 0.032초

Bit-map 방식에 의한 설계규칙 검사 (A Design Rule checker Based on Bit-Mapping)

  • 어길수;김경태;경종민
    • 대한전자공학회논문지
    • /
    • 제22권2호
    • /
    • pp.36-43
    • /
    • 1985
  • NMOS IC layout에서 직사각형 도형의 갯수에 비례하는 검사시간을 소모하는 설제규칙 검사의 알고리즘의 제안되고 그것에 의한 program이 개발 되었다. 일반적인 설계규칙 검사 algorithm의 시간소모는 0(nlogn) 혹은 0(n**1 . 2)에 비례하는데 반하여 (n은 직사각형 도형의 갯수) 이 논문에서는 pattern의 DF(direct format) data와 bit-map plane을 연관 지음으로써 0(n)에 비례하는 시간소모를 달성 할 수 있었다.

  • PDF

단인 CPU 기반의 단순 기능형 PC-NC 시스템 개발 (Development of Simple-function PC-NC System Based on One-CPU)

  • 전현배;황진동;이돈진;김화영;안중환
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2000년도 추계학술대회 논문집
    • /
    • pp.229-232
    • /
    • 2000
  • This research aims at developing a low-cost PC-NC system based on one-CPU and investigating the feasibility of its application to a simple-function lathe. Its hardware consists a two axes motion control board including a 24bit counter, 8253 timer, a 12bit DA converter, DIO board for PLC operation and a PC with Intel Pentium 466MHz. The fundamental real-time MC functions such as G-code interpretation, interpolation, position and velocity control of axes are performed. User programming interface with functions of icon manipulation, tool-path simulation and NC-code generation was implemented. In order to achieve real-time control and safety, axis control, NC interpretation, interpolation and user communication are completely executed during every interrupt interval of I msec.

  • PDF

비행제어 컴퓨터의 Throughput 향상 및 Power-Interuption 대처 설계 (Throughput Improvement and Power-Interruption Consideration of Fly-By-Wire Flight Control Computer)

  • 이철;서준호;함흥빈;조인제;윤형식
    • 한국항공우주학회지
    • /
    • 제35권10호
    • /
    • pp.940-947
    • /
    • 2007
  • 초음속 전투기급 비행제어 컴퓨터(FLCC)의 성능향상을 위해 프로세서(CPU) 및 CPU 보드의 형상이 변경되었으며, 하드웨어형상 확정 단계에서 정확한 실시간 처리량 예측이 필요하였다. 본 연구에서는 실시간 처리량 예측을 위한 실험적 방법이 시도되었다. 기존 FLCC를 정상 동작시키며 한 Sampling Time 동안 CPU(SMJ320C40) Address Bus 데이터를 획득 및 디코드하여 메모리별 접근 및 분기 횟수를 측정하였다. 측정된 데이터를 통해, 신규 FLCC CPU(SMJ320C601) Demo Board를 제작하여 정확한 실시간 처리량 예측시험을 수행하였으며, 시험결과를 통해 CPU-Memory Architecture를 조기에 변경할 수 있었다. 특히 설계 변경에 따른 문제점들 중의 하나인 Power- Interruption에 대한 비행 안정성 저하여부를 판단하기 위하여 HILS (Hardware-In-the Loop Simulator)를 통한 비행검증시험이 수행되었다.

내장형 GPU 환경에서 CPU-GPU 간의 공유 캐시에서의 캐시 분할 방식의 필요성 (The Need of Cache Partitioning on Shared Cache of Integrated Graphics Processor between CPU and GPU)

  • 성한울;엄현상;염헌영
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제20권9호
    • /
    • pp.507-512
    • /
    • 2014
  • 최근 전력의 한계 때문에 많은 트랜지스터를 모두 이용할 수 없는 '다크실리콘' 문제가 발생했다. 이 문제를 효율적으로 해결하기 위하여 CPU(Central processing unit)와 GPU(Graphic processing unit)를 함께 사용하여 분산처리하기 시작했다. 최근에는 CPU(Central processing unit)와 GPU(Graphic processing unit)가 메모리와 Last Level Cache를 공유하는 내장형 GPU 프로세서(Integrated graphic processing unit processor)가 등장했다. 하지만 CPU 프로세스와 GPU 프로세스가 LLC(Last level cache)로 접근하기 위한 어떠한 규칙이 없기 때문에, 동시에 CPU 프로세스와 GPU 프로세스 수행될 때 LLC(Last level cache)를 차지하기 위한 경쟁이 일어나 성능 저하가 발생한다. 본 논문에서는 캐시 접근 빈도가 큰 여러 개의 프로세스들이 수행됨에 따라 캐시 오염이 발생한 상황에서 GPU 프로세스의 성능 보장을 위하여 GPU 프로세스만을 위한 고정된 Last Level Cache 공간을 주는 캐시 분할방식이 필요함을 증명하고 캐시를 분할하기 위한 페이지 컬러링 기법을 소개하고 디자인한다.

THE PERFORMANCE OF A MEMORY RESTRICTED COMPUTER WITH A STATE-DEPENDENT JOB ADMISSION POLICY

  • Lim, Jong-Seul
    • Journal of applied mathematics & informatics
    • /
    • 제2권2호
    • /
    • pp.21-46
    • /
    • 1995
  • Congestion and memory occupancy in computer system may be reduced further if new jobs are admitted only when the num-ber of jobs queued at CPU is below CPU run queue cutoff (RQ). In this paper we prove that response time of a job is invariant with respect to RQ if jobs do not communicate each other. We also demonstrate this invariance property numerically using marix-geometric methods and present an approximate method for the delay due to context switch-ing under time slicing. The approximation suggests that time slicing with constant overhead yields a throughput similar to an FCFS system without overhead.

실시간 태스크 그룹과 데드라인 태스크의 동시 지원을 위한 리눅스 스케줄링 가능성 분석 개선 (Improvement of Linux Schedulability Analysis for Simultaneous Support of Real-Time Task Groups and Deadline Task)

  • 임인구;진현욱;이상헌
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제23권7호
    • /
    • pp.452-457
    • /
    • 2017
  • 리눅스는 범용 운영체제로써 다양한 스케줄러를 지원하며, 서로 다른 스케줄러가 런타임 시에 혼재하는 상황을 허용한다. 또한, 리눅스는 Control Group(cgroup)을 활용하여 데드라인 스케줄러(SCHED_DEADLINE)를 제외한 실시간(SCHED_FIFO, SCHED_RR) 및 비실시간(SCHED_NORMAL) 스케줄러 정책을 따르는 태스크들에 대해서 그룹 단위의 CPU 자원 예약을 지원한다. cgroup은 스케줄링 가능성 분석을 수행하여 예약된 CPU 자원을 최대한 보장하려고 한다. 하지만 현재 리눅스의 실시간 태스크 그룹에 대한 스케줄링 가능성 분석은 데드라인 태스크와 실시간 태스크를 구분하지 못하는 문제에 의해서 두 스케줄러를 사용하는 태스크가 혼재할 때 실시간 태스크 그룹의 자원예약을 거부하는 경우가 발생한다. 본 논문은 리눅스 cgroup의 실시간 태스크 그룹에 대한 스케줄링 가능성 분석에서 발생하는 문제를 분석하고, 이를 해결하는 커널 패치를 제안한다.

Assessing the ED-H Scheduler in Batteryless Energy Harvesting End Devices: A Simulation-Based Approach for LoRaWAN Class-A Networks

  • Sangsoo Park
    • 한국컴퓨터정보학회논문지
    • /
    • 제29권1호
    • /
    • pp.1-9
    • /
    • 2024
  • 본 논문에서는 LoRaEnergySim에 최적의 실시간 스케줄링 알고리즘으로 알려진 ED-H 스케줄링 알고리즘을 연동하여 LoRaWAN 클래스-A 단말기에 슈퍼 커패시터 기반의 에너지 하베스팅 시스템을 전원 공급 장치를 적용하였을 때 시간 제약성을 갖는 LoRaWAN 컨트롤러의 태스크와 응용 태스크의 실시간 스케줄링 알고리즘 간의 상호 시뮬레이션이 가능하도록 한다. 이를 위해 LoRaWAN의 상태와 상태 전환에 따른 시간과 에너지 특성을 로그 형태로 추출하고 타임 슬롯 기반의 ED-H 스케줄링 알고리즘에 적합하도록 태스크 모델을 수립하고 태스크가 CPU에 의해서 수행되는 특성에 따라 알고리즘이 시간 제약성을 만족하며 태스크를 수행할 수 있도록 확장하였다. 본 논문에서 제안한 기법의 평가를 위해 LoRaEnergySim 시뮬레이션 결과가 제시된 동일 환경에서 패킷 송수신이 수행되는 것과 동시에 10%에서 90%의 CPU 점유율을 갖는 다양한 시간과 에너지 특성을 갖는 태스크 집합에 대해 ED-H 스케줄링 알고리즘을 수행하였으며, 실험 결과로 스케줄링 알고리즘에 따라 시간 제약성의 만족을 위해 슈퍼 커패시터의 에너지가 고갈되지 않는 한 태스크의 시급성을 우선하여 사용하는 것을 확인하여 상호 시뮬레이션의 적용 가능성을 확인하였다.

조합형 실시간 스케줄링의 양자화 문제 (Quantization Analysis in Compositional Real-time Scheduling)

  • 유시환;유혁
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2010년도 한국컴퓨터종합학술대회논문집 Vol.37 No.1(B)
    • /
    • pp.497-502
    • /
    • 2010
  • 조합형 실시간 스케줄링은 계층적으로 구성된 실시간 시스템에 대해 실시간성을 보장할 수 있는 방법을 제공한다. 조합형 스케줄링 이론을 통해 여러 개의 실시간 태스크를 하나의 실시간 태스크로 묶어 스케줄링 할 수 있으며, 실시간 보장을 위해 필요한 CPU 요구량을 계산하였다. 하지만, 양자화에 대한 고려가 없어, 틱-기반 스케줄링 시스템에서 정확한 CPU 요구량을 계산할 수 없다. 따라서, 본 연구에서는 양자화에 따른 CPU 할당량의 영향을 정량적으로 보여준다.

  • PDF

Pfair 멀티코어 스케줄러에서 CPU 유휴시간 기반의 인터럽트 처리 기법의 지연시간 평가 (Latency Evaluation of CPU Idle Time Based Interrupt Processing on Pfair Multi-Core Scheduler)

  • 박상수
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2014년도 춘계학술발표대회
    • /
    • pp.31-32
    • /
    • 2014
  • 다중의 명령어를 동시에 수행할 수 있는 멀티코어 시스템의 특성으로 하나의 시스템 내에서 태스크를 수행하면서 외부 이벤트의 발생에 의한 인터럽트를 동시에 처리할 수 있다. 각 태스크가 처리되어야 하는 시간에 제약성을 갖는 실시간 시스템에서는 스케줄러에 의해 CPU 코어에서의 수행이 제어되어야한다. 본 논문에서는 최적이라고 알려진 Pfair 멀티코어 스케줄러의 각 코어별 유휴시간을 정량적으로 평가함으로써 인터럽트 처리의 지연시간을 분석한다.

분산 실시간 멀티미디어 데이터베이스 시스템을 위한 신축성있는 스케줄링 기법 (Scalable scheduling techniques for distributed real-time multimedia database systems)

  • 김진환
    • 정보처리학회논문지A
    • /
    • 제9A권1호
    • /
    • pp.9-18
    • /
    • 2002
  • 본 논문에서는 분산 실시간 멀티미디어 데이터베이스 시스템에서 경성 실시간 태스크들과 멀티미디어 태스크들을 효율적으로 통합할 수 있는 신축적인 스케쥴링 기법이 제시된다. 경성 실시간 태스크가 최악의 경우에 대한 실행 시간을 기반으로 하는 반면 멀티미디어 태스크는 평균 실행 시간을 기반으로 한다. 동일한 시스템에 존재하는 두 가지 태스크들에 대하여 CPU 대역폭을 분할 조정하는 서버 기법이 기술된다. 제시된 기법에서는 한부류의 태스크들의 수와 도착 비율이 변동되는 과부하 문제를 해결하기 위하여 부류별로 CPU 대역폭의 비율이 조정될 수 있다. 경성 실시간 태스크가 서버의 주기내에서 실행될 수 있는 시간이 제한되는 반면 멀티미디어 태스크에 설정된 대역폭은 동적으로 변할 수 있다. 제시된 기법은 경성 실시간 태스크들의 실시간성을 모두 보장하는 한편 멀티미디어 태스크들의 평균 지연시간을 최소화할 수 있다. 스케쥴링 기법의 성능은 시뮬레이션을 통하여 다른 스케쥴링 기법과 비교 분석한다.