• 제목/요약/키워드: CLOCK

검색결과 2,249건 처리시간 0.03초

배터리 전류의 정밀 측정을 위한 단일 비트 2차 CIFF 구조 델타 시그마 모듈레이터 (A Single-Bit 2nd-Order CIFF Delta-Sigma Modulator for Precision Measurement of Battery Current)

  • 배기경;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권3호
    • /
    • pp.184-196
    • /
    • 2020
  • 본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

Monitoring and Analysis of Galileo Services Performance using GalTeC

  • Su, H.;Ehret, W.;Blomenhofer, H.;Blomenhofer, E.
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.1
    • /
    • pp.235-240
    • /
    • 2006
  • The paper will give an overview of the mission of GalTeC and then concentrate on two main aspects. The first more detailed aspect, is the analysis of the key performance parameters for the Galileo system services and presenting a technical overview of methods and algorithms used. The second more detailed aspect, is the service volume prediction including service dimensioning using the Prediction tool. In order to monitor and validate the Galileo SIS performance for Open Service (OS) and Safety Of Life services (SOL) regarding the key performance parameters, different analyses in the SIS domain and User domain are considered. In the SIS domain, the validation of Signal-in-Space Accuracy SISA and Signal-in-Space Monitoring Accuracy SISMA is performed. For this purpose first of all an independent OD&TS and Integrity determination and processing software is developed to generate the key reference performance parameters named as SISRE (Signal In Space Reference Errors) and related over-bounding statistical information SISRA (Signal In Space Reference Accuracy) based on raw measurements from independent sites (e.g. IGS), Galileo Ground Sensor Stations (GSS) or an own regional monitoring network. Secondly, the differences of orbits and satellite clock corrections between Galileo broadcast ephemeris and the precise reference ephemeris generated by GalTeC will also be compared to check the SIS accuracy. Thirdly, in the user domain, SIS based navigation solution PVT on reference sites using Galileo broadcast ephemeris and the precise ephemeris generated by GalTeC are also used to check key performance parameters. In order to demonstrate the GalTeC performance and the methods mentioned above, the paper presents an initial test result using GPS raw data and GPS broadcast ephemeris. In the tests, some Galileo typical performance parameters are used for GPS system. For example, the maximum URA for one day for one GPS satellite from GPS broadcast ephemeris is used as substitution of SISA to check GPS ephemeris accuracy. Using GalTeC OD&TS and GPS raw data from IGS reference sites, a 10 cm-level of precise orbit determination can be reached. Based on these precise GPS orbits from GalTeC, monitoring and validation of GPS performance can be achieved with a high confidence level. It can be concluded that one of the GalTeC missions is to provide the capability to assess Galileo and general GNSS performance and prediction methods based on a regional and global monitoring networks. Some capability, of which first results are shown in the paper, will be demonstrated further during the planned Galileo IOV phase, the Full Galileo constellation phase and for the different services particularly the Open Services and the Safety Of Life services based on the Galileo Integrity concept.

  • PDF

GNSS Software Receivers: Sampling and jitter considerations for multiple signals

  • Amin, Bilal;Dempster, Andrew G.
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
    • /
    • pp.385-390
    • /
    • 2006
  • This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.

  • PDF

H.264/AVC 복호기의 병렬 역변환 구조 및 저면적 역양자화 구조 설계 (Parallel Inverse Transform and Small-sized Inverse Quantization Architectures Design of H.264/AVC Decoder)

  • 정홍균;차기종;박승용;김진영;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.444-447
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

  • PDF

최적화된 탐색기법을 이용한 고성능 H.264/AVC CAVLC 부호화기 구조 설계 기법 (Architecture Design of High Performance H.264 CAVLC Encoder Using Optimized Searching Technique)

  • 이양복;정홍균;김창호;명제진;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.431-435
    • /
    • 2011
  • 본 논문에서는 H.264/AVC CAVLC 부호기의 성능 향상을 위해 변환계수의 재정렬 과정이 필요 없는 탐색기법을 제안한다. 기존의 CAVLC 부호기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 탐색기법은 CAVLC의 파라미터 중에 Level을 역방향 탐색기법으로 계산하고 그 외 파라미터들은 순방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호기에 조기 종료 모드를 적용하고 3단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 15.6k이다. 제안한 CAVLC의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 66.6사이클이 소요되어 기존의 CAVLC 부호기보다 성능이 13.8% 향상됨을 확인하였다.

  • PDF

ASF 예측모델과 실측치를 이용한 영일만 해상 ASF 맵 생성기법 (A generation method of ASF mapping by the predicted ASF with the measured one in the Yeongil Bay)

  • 황상욱;신미영;최윤섭;유동희;박찬식;양성훈;이창복;이상정
    • 한국항해항만학회지
    • /
    • 제37권4호
    • /
    • pp.375-381
    • /
    • 2013
  • eLoran 시스템의 구축을 위해서는 기존 LORAN-C 설비의 보완과 데이터채널, dLoran 기준국, ASF 데이터베이스 등의 추가가 필요하다. 특히 항만접근 시 eLoran을 이용한 정밀 위치측정을 위해서는 항만 해역에 대한 ASF 맵이 반드시 이용자에게 제공되어야 한다. 본 연구에서는 eLoran 시스템의 주요 오차 요인인 항만에서의 ASF를 효율적으로 생성 및 보완하기 위하여, ASF 예측모델과 실측치를 이용한 ASF 맵 생성기법에 대해 연구하였다. 포항 LORAN-C 주국(9930M)에서 송신신호와 LORAN-C 수신기의 수신신호를 각각 세슘원자시계를 기준으로 측정하는 전파지연 측정법을 적용하여 ASF 실측치를 얻었고, ASF 예측맵은 불규칙한 지형을 적용한 몬테스 모델로 구현하였다. 본 논문에서는 영일만 해상 12 개 측정점에서의 ASF 실측값과 ASF 모델링을 통해 획득한 예측값의 옵셋을 보정하여 영일만의 ASF 맵을 생성하였다.

UHF대역 RFID 수신단(리더)의 지터(비트동기) 및 글리치 제거회로 설계 (Implementation of a Jitter and Glitch Removing Circuit for UHF RFID System Based on ISO/IEC 18000-6C Standard)

  • 김상훈;이용주;심재희;이용석
    • 한국통신학회논문지
    • /
    • 제32권1A호
    • /
    • pp.83-90
    • /
    • 2007
  • 본 논문에서는 ISO/IEC 18000-6C 표준안을 만족하는 UHF대역 RFID 수신단(리더)의 지터(Jitter)처리와 글리치제거 알고리듬 및 설계방안을 제안하고 이를 이용한 리더를 구현하여 실제 TI(Texas instrument) Gen2 태그의 응답을 분석하였다. ISO/IEC 18000-6C표준안은 Reader에서 Tag로 데이터 전송 시 +/-1%의 오차와 Tag에서 Reader로 데이터 전송 시 최대 +/-22%의 오차를 허용하도록 정의하고 있다. 이러한 허용오차범위 내의 데이터에 대해 본 논문에서 제시한 회로는 기존의 PLL(DPLL, ADPLL)을 이용한 방식이 아닌 최대허용치(tolerance)와 허용치누적을 이용하여 일정치의 오차범위를 허용하며 디코딩 하도록 설계하였다. 또한 글리치와 지터제거 알고리듬의 기본원리를 동일하게 구성하여 글리치제거와 지터제거를 따로 구분하지 않고 하나의 기능으로 동작하게 한다. 주 클럭은 19.2MHz로 설정하였으며 LF는 국내 전파법에 맞도록 40kHz로 설정하였다 시뮬레이션결과 15%이하의 위상지터를 가진 입력데이터에 대해 판독에러율은 0이었으며 $15%{\sim}22%$ 위상지터를 가진 입력데이터에 대해서 는 0.000589였다. 그러나 동적LF생성회로를 사용한 결과 $15%{\sim}22%$ 위상변화를 가진 입력데이터에 대해 판독에러율은 0이었으며 표준안에 정의된 최대 +/-22%오차 범위내의 지터 발생에 대해서 판독에러율은 0이었다.

한국사 최초의 망원경 I. 정두원(鄭斗源)의 "서양국기별장계(西洋國奇別狀啓)" (The First Telescope in the Korean History I. Translation of Jeong's Report)

  • 안상현
    • Journal of Astronomy and Space Sciences
    • /
    • 제26권2호
    • /
    • pp.237-266
    • /
    • 2009
  • 1631년에 명(明)에 사신으로 다녀오던 정두원은 산둥(산동(山東)) 반도의 덩저우(등주(登州))에서 예수회 선교사인 조앙 로드리게스를 만났다. 로드리게스는 정두원에게 많은 다수의 서양 문물을 전해주었다. 정두원의 "서양국기별장계(西洋國奇別狀啓)"는 이 사건을 이해하는데 중요한 사료이다. 이 문헌은 고전 한문으로 되어 있으므로, 이 논문에서는 현대 한국어로 역주를 하였고, 그 과정에서 이전 연구자들이 오해한 여러 가지 사실들을 바로 잡았다. 이 문헌에 따르면, 정두원이 받아온 것은, 중국어로 저술된 서양 서적 네 권, 명(明) 조정에 홍이포(紅夷砲)를 바친 경위에 대한 보고서, 망원경, 수발총, 폴리오트식 기계 시계, 마테오 리치가 그린 세계지도, 천문도, 해시계 등이었다. 우리는 이 물품들이 한국 과학기술사 속에서 어떤 의미를 갖는지 논의한다. 특히 정두원의 서양 문물 전래는 한국 천문학사에서도 중요한데, 왜냐하면 그가 가져온 망원경이 한국사상 최초의 망원경이었기 때문이다. 당시 조선의 임금과 관리들은 망원경, 홍이포, 신식 조총과 같은 새로운 기술들이 군사적으로 유용함을 잘 알고 있었으나, 그럼에도 불구하고 결과적으로 이를 재빨리 수용하여 국방력을 강화하지 못했다. 우리는 당시 동아시아 과학기술사의 일반적인 역사에 비추어 보아 그 까닭을 재고해보려한다.

이중 주파수 GPS 데이터를 이용한 저궤도 위성의 정밀궤도결정 (Precise Orbit Determination of LEO Satellite Using Dual-Frequency GPS Data)

  • 황유라;이병선;김재훈;윤재철
    • Journal of Astronomy and Space Sciences
    • /
    • 제26권2호
    • /
    • pp.229-236
    • /
    • 2009
  • 다목적실용위성-5호는 2010년 발사를 목표로 고도 550km의 저궤도에 위치하게 될 것이다. 다목적실용위성-5호의 임무인 고정밀 SAR(Synthetic Aperture Radar) 영상을 처리하기 위해서는 정확한 위성의 위치(20cm) 와 속도(0.03cm/s)가 결정되어야 한다. 이러한 요구 조건은 한국 전자통신연구원에서 개발한 ETRI GNSS Precise Orbit Determination(EGPOD) 소프트웨어로 검증하였다. 0.1Hz 수신 주기의 SAC-C 위성 반송파위상 데이터로 정밀궤도결정을 수행하였다. 이중 주파수 GPS 데이터를 사용하여 수신 선호의 전리층 오차를 대부분 제거하고 이중 차분된 데이터를 생성함으로써 GPS 위성과 수신기의 공통된 시계 오차를 없앴다. 동역학 모델 접근 방법을 이용하였고, Batch Least Square Estimator(BLSE) 필터로 각 데이터 아크(arc) 에 해당하는 위성의 위치와 속도, 대기저항 계수, 태양풍 계수를 추정하였다. 또한 정밀한 동역학 모델을 위하여 모델 되지 않은 부정확한 가속도 항을 보충하는 경험 가속도를 추가하였다. 경험 가속도는 위성의 공전 주기(revolution) 당 한번씩 시선방향(radial), 진행방향(along-track), 수직방향(cross-track)으로 추정하고, 수직방향의 상수 항에 대해서는 해당 데이터 아크에 관하여 부가적으로 추정하였다. 정밀궤도결정 결과 검증을 위하여 EGPOD 소프트웨어에서 얻어진 결과와 JPL에서 제공하는 정밀궤도력(Precise Orbit Ephemeris)을 비교하였다.

프로세서의 재사용 정보를 이용하는 개선된 고성능 희생 캐쉬 (Advanced Victim Cache with Processor Reuse Information)

  • 곽종욱;이현배;장성태;전주식
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권12호
    • /
    • pp.704-715
    • /
    • 2004
  • 최근의 단일 혹은 다중 프로세서 시스템은 일반적으로 계층적 메모리를 사용한다 이는 프로세서의 클럭 속도와 메모리로의 데이타 접근 시간의 증가로 인한 시스템 성능 저하를 막기 위한 노력 중 하나이다. 특히 프로세서와의 속도 차이를 줄이기 위해 사용되는 캐쉬는 이단계에서 삼단계에 이르는 다양한 형태의 계층을 포함하는 메모리 시스템으로 구성된다. 이 중에서도 특히 상위 캐쉬는 프로세서와 직접 인터페이스가 이루어지기 때문에, 해당 캐쉬의 적중률은 전체 시스템의 성능을 결정하는 중요한 요소가 된다. 이러한 상위 캐쉬의 하나로써, 희생 캐쉬는 일차 캐쉬의 충돌 미스(Conflict Miss)를 줄이기 위해 추가된 모듈이다. 이는 프로세서 입장에서 보면 절차상 일차 캐쉬와 동등한 관계에서 접근이 이루어진다. 본 논문에서는 이러한 상위 캐쉬의 관리 정책 중, 기존의 일차 캐쉬와 희생 캐쉬의 구현시 배제되어 왔던 프로세서의 재사용 정보를 이용하는 캐쉬 라인의 효율적인 관리 정책을 제안하고자 한다. 이 기법은 프로세서의 데이타 사용 빈도에 의한 캐쉬 교체 정책으로, 프로세서에 의해 특정 데이타가 얼마나 자주 접근되었는가에 따라, 사용 빈도수가 높은 데이타에 대해 캐쉬에 위치시키는 시간을 연장시키는 기법이다. 본 논문에서는 제안된 메모리 시스템의 성능을 평가하기 위해, 이를 프로그램 기반 시뮬레이터인 Augmint를 통해 모델링한 후, 시뮬레이션을 수행한다. 그리고 이를 기존의 단순한 회생 캐쉬 교체 정책과 비교하여 성능상의 차이점을 비교 분석한다. 실험 결과 제안된 LIVMR 기법은 최대 6.7%, 평균 0.5%의 성능 향상을 보였다.