• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2589-2591
• /
• 2002

송수신기의 방식에는 직접변환 방식과 기저대역 신호와 LO(Local Oscillator)를 혼합하여 interpolation 기법을 사용하여 중간 주파수 단계까지 up conversion을 하고 두 번째 LO와 IF신호를 혼합하여 RF신호로 변환하여 송신하는 헤테로다인 방식이 존재한다. 본 논문에서는 이런 송수신기 방식 중에서 헤테로다인 방식을 적용하여 QPSK에서의 digital up /down converter를 Simulink 환경에서 설계 및 구현하였다. Up converter는 4배의 interpolation 필터와 4단짜리 cascaded integrate-comb(CIC)필터를 사용하여 입력데이터의 샘플 레이트를 클럭 레이트까지 증가시켰으며, numerically controlled oscillator (NCO)와 mixer를 사용하여 신호를 변조하였다. Down converter의 구조는 up converter와 동일하며 단지 up converter의 반대순서로 구성되어있다. 이런 모든 과정을 Simulink를 이용한 시뮬레이션과 스펙트럼 분석기를 사용하여 검증해 보았다.

• 한국항행학회논문지
• /
• 제11권1호
• /
• pp.9-16
• /
• 2007

본 논문에서는 VDL(VHF Digital Link) 모드-2에 적용되는 D8PSK 변조 방식의 비트 오율(BER)을 송 수신기간 채널 필터의 정합여부 그리고 반송파 주파수 및 위상 오프셋에 따른 영향을 분석하였다. 일반적으로 디지털 전송 방식에서는 채널 필터로 Root Raised Cosine 필터를 송신기와 수신기에 모두 적용하여 ISI 경감 효과를 얻는다. 그러나 VDL 모드-2에서는 송신기에만 Raised Cosine 필터를 사용하고 수신기에서는 저역통과필터(LPF)를 사용하기 때문에 ISI 경감 효과는 없으나 스펙트럼 특성은 더 좋아진다. 모의실험 결과 비정합 채널 필터의 사용으로 오류 확률이 약간 증가(1~2dB)함을 확인 하였고, 반송파 위상 오프셋은 비트 오율에 대해 영향이 거의 없으나, 주파수 오프셋의 영향은 심각하다는 결론을 얻었다. 그리고 협대역(Narrow Band) D8PSK 변조 신호를 디지털 방식으로 생성하고 아날로그 방식과 비교하였다.

• 한국인터넷방송통신학회논문지
• /
• 제10권3호
• /
• pp.43-50
• /
• 2010

무선통신 시스템마다 다르게 적용되는 주파수를 해당 통신 규격에 따라 변환하는 기술인 DDC(Digital Down Converter)는 향후 통신 기술 발달을 위해 필요한 기술로 무선 통신 및 SDR(Software Defined Radio) 시스템에서 필수적인 구성 요소로 인식되고 있다. 또한, 주파수 자원 부족 현상으로 인해 기존 서비스에 간섭을 주지 않고 효율적인 통신 환경을 구성하는 스펙트럼 센싱에 대한 연구가 이루어지고 있다. 본 논문에서는 DDC 시스템을 구성하는 CIC(Cascaded Integrator Comb) 필터, WDF(Wave Digital Filter), SRC(Sample Rate Conversion)의 각 모듈을 세부적으로 분석하였으며, 주파수의 사용 효율을 높이기 위해 DDC 시스템과 스펙트럼 센싱을 효과적으로 연동하는 방안을 제안하고 모의실험에서 검증하였다. 모의실험결과 DDC 시스템의 각 모듈에 스펙트럼 센싱 기능을 적용하여 성능 및 복잡도의 결과를 도출하여 제안한 시스템의 결과를 확인하였다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1776-1782
• /
• 2010

간섭형 Fiber optic gyroscope(FOG)는 Sagnac 효과를 이용한 회전센서로 알려져 있으며, 성능 개선을 위한 연구가 수행되어 왔다. 본 논문은 개루프 방식의 FOG 개발과 FPGA를 이용한 디지털 신호처리 기술을 다루고 있다. 첫 번째 목표는 양호한 bias stability(0.22deg/h), Scale factor stability, 단일모드 광섬유를 이용한 낮은 Angle randomwalk(0.07deg/$\sqrt[]{h}$)와 저가의 중급 자이로(Pointing grade)의 설계를 목표로 하고 있다. 두 번째 목표는 광검출기의 출력신호를 고속 ADC로 직접 변환 후 디지털 신호처리를 하는 FOG용 FPGA 개발이다. 본 연구에서 사용한 Cascaded integrator-comb(CIC)타입의 데시메이션 필터는 Adder와 Shift register만으로 구성되어 적은 계산량을 요구하므로 모든 디지털 FOG 프로세서를 저가의 프로세서로도 사용이 가능하다.