• 제목/요약/키워드: Bounded Model Checking

검색결과 3건 처리시간 0.018초

BIR 모델의 바운디드 모델 검증 (Bounded Model Checking BIR Model)

  • 조민택;이태훈;권기현
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제34권8호
    • /
    • pp.743-751
    • /
    • 2007
  • 하드웨어 검증에서 성공적으로 적용되었던 모델 검증 기법을 소프트웨어 검증에 활용하는 연구가 활발하다. 이러한 연구 중의 하나가 바운디드 모델 검증이다. 바운디드 모델 검증에서는 모델이 갖는 상태 공간을 한꺼번에 모두 탐색하기보다는 모델의 탐색 범위를 점진적으로 넓혀가면서 에러를 찾는다. 본 논문에서는 이러한 바운디드 모델 검증을 이용하여 BOGOR의 입력 언어인 BIR를 검증하였다. 그 결과 BOGOR에서 제공되는 명시적 모델 검증 기능 보다 우수한 성능을 보였다. 본 논문에서는 BIR 언어를 CNF 논리식으로 변환하는 방법과 단계적 절차를 기술한다.

병행성 분석을 위한 액션 기반의 LTS 바운드 모델 체커 (An Action-based LTS Bounded Model Checker for Analyzing Concurrency)

  • 박사천;권기현
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제35권9호
    • /
    • pp.529-537
    • /
    • 2008
  • 병행 컴포넌트를 포함하는 소프트웨어는 디버깅하기가 매우 어렵다. 따라서 철저하면서도 자동화된 검증 도구의 사용이 필수적이다. 이러한 도구 개발의 노력 중 하나가 바운드 모델 체킹 도구이다. 바운드 모델 체킹은 주어진 바운드 k 안에서 시스템의 실행 경로에 에러가 존재하는지를 철저히 검사한다. 본 논문에서는 LTS로 모델링 된 병행 프로그램을 검증하는 바운드 모델 체킹 도구를 소개한다. 이 도구에서 속성은 FLTL로 기술되는데 FLTL은 LTS 모델에서 액션을 가지고 속성을 표현하기에 적합하다. 우리는 기존 모델 체커들과의 실험을 통해서 개발된 도구의 성능을 비교분석한다.

수동 FET 모델링과 기생저항값의 유효성 검증 (Cold FET modeling and examination of validness of parasitic resistances)

  • 김병성
    • 전자공학회논문지D
    • /
    • 제36D2호
    • /
    • pp.1-10
    • /
    • 1999
  • FET 소신호 모델의 직접추출법은 기생소자값을 구하기 위해 주로 순방향 소동(cold) FET 조건을 이용하고 있다. 본 논문은 수동 FET 조건에서 해석적 채널모델을 유도하고, 정상수동 소자 조건에서도 순방향 수동 FET 조건과 동일 한 정보를 얻을 수 이Tdmadmff 보인다. 이와 함께 수동 FET 조건에 의해 제한되는 능동 FET 소신호 모델의 오차를 추적하여 수동 FET 방법을 이용한 직접 추출 모델의 오차 한계를 살피고, 오차 최소점의 유무를 통해 수동 FET 기생저항값의 유효성을 검토한다.

  • PDF