• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.867-880
• /
• 1992

본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.517-527
• /
• 2021

본 논문에서는 단일칩 마이컴을 이용한 위상변위 방식 직류-직류 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 위상변위 방식에 의하여 단극성 펄스폭변조(unipolar PWM)로 동작하는 풀브리지 전력구조이며, 2차측은 4개의 다이오드로 구성된 풀브리지 전파정류기이다. 제안한 전력변환기의 제어는 단일칩 마이컴에 의해 수행되고, 그 MOSFET 스위치들은 부트스트랩 회로에 의해 구동된다. 그래서 전력변환기의 전체 시스템은 간단하다. 제안한 전력변환기는 공진회로와 저지커패시터를 이용하여 고효율을 달성한다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 각 동작모드를 따라 설명한다. 그리고 제안한 전력변환기의 전력회로 설계방식을 보이고 제안한 전력변환기를 동작시키는 마이컴 상의 소프트웨어 제어 알고리즘과 피드백 및 스위치 구동 회로에 관하여 간략히 설명한다. 그 후, 본 논문에서 제시한 설계와 구현방식에 의하여 설계하고 제작된 시제품 전력변환기의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 입증한다. 실험결과에서 약 92% 정도의 최고 효율을 얻었다.

• Journal of Korean Vacuum Science & Technology
• /
• 제3권1호
• /
• pp.66-73
• /
• 1999

In this paper, the design of one-chip FED system integrated with driving circuits in reported on the basis of MOSFET controlled FEA (MCFEA). To integrate a MOSFET with a FEA efficiently, a new fabrication process is proposed. It is confirmed that the MOSFET with threshold voltage of about 2volts controls the FEA emission current up to 20 ${\mu}$A by applying driving voltage of 15 volts, which is enough current level to utilize the MCFEA as a pixel for FED. The drain breakdown voltage of the MOSFET is measured to be 70 volts, which is also high enough for 60 volt operation of FED. The circuits for row and column driver are designed stressing on saving area, reducing malfunction probability and consuming low power to maximize the merit of on-chip driving circuits. Dynamic logic concept and bootstrap capacitors are used to meet these requirements. By integrating the driving circuit with FEA, the number of external I/O lines can be less than 20, irrespectively of the number of pixels.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.112-113
• /
• 2013

본 논문에서는 부트스트랩 게이트 드라이브 회로가 적용된 3-레벨 NPC 인버터의 전동기 저속 운전에 적용하기 위한 PWM 스위칭 전략을 제안한다. 3-레벨 NPC 인버터를 이용하여 전동기를 제어할 경우, 일반적으로 구현의 편리성 때문에 CBPWM이 주로 사용된다. CBPWM 중 Unipolar 방법이 주로 사용되지만 부트스트랩 회로를 적용한 3-레벨 NPC 인버터의 전동기 저속 운전 시 부트스트랩 캐패시터 방전에 의한 전압 감소 크기가 증가한다. 캐패시터 전압이 정상적인 인버터 동작을 위한 한계 전압 이하로 감소하면 정상적인 제어는 불가능하다. 따라서 본 논문에서는 부트스트랩 회로가 적용된 3-레벨 NPC 인버터의 전동기 저속 운전에 적용하기 위한 PWM 스위칭 전략에 대해 제안 하였으며 시뮬레이션을 통하여 그 타당성을 증명하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.803-813
• /
• 2020

본 논문에서는 싱글칩 마이크로컨트롤러를 이용한 고효율 공진형 플라이백 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 하프브리지의 전력구조에 비대칭펄스폭변조(APWM : Asymmetrical Pulse-Width Modulation)을 적용하여 공진형 스위칭을 수행한다. 그리고 2차측은 다이오드 플라이백정류기 전력구조를 이용하고 영전류스위칭(ZCS : Zero Current Switching)으로 동작한다. 그리하여 제안한 컨버터는 고효율을 달성한다. 제안한 컨버터는 제어와 구동을 위하여 싱글칩 마이크로컨트롤러와 부트스랩 회로를 각각 이용하므로 전체적 구조가 매우 간단하다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 동작모드 별로 설명하고 정상상태 해석을 보인다. 그리고 제안한 전력변환기를 동작시키는 소프트웨어 제어 알고리즘과 구동회로에 관하여 설명하며, 그 후 각 설명에 근거하여 제작된 프로토타입의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 보인다.