• 제목/요약/키워드: Block matching algorith

검색결과 3건 처리시간 0.017초

Reduction of Block Overlap in Motion Estimation

  • Cho, Seongsoo;Shrestha, Bhanu;Lee, Jongsup
    • International Journal of Internet, Broadcasting and Communication
    • /
    • 제6권2호
    • /
    • pp.10-12
    • /
    • 2014
  • This work is based on the motion estimation to handle the ill-posed nature. The algorithm used in this study that performs the motion estimation for overlapped block is used to calculate with using pixel of neighborhood block with higher correlation and present block by considering the correlation level of neighborhood block. The proposed method shows in a significant improvement in the quality of the mothion field when comparing the conventional methods.

5-방향 탐색 알고리듬을 이용한 고속 움직임벡터 예측 (A high speed motion vector estimation using 5-directional search algorithm)

  • 이근영
    • 전자공학회논문지S
    • /
    • 제35S권3호
    • /
    • pp.144-149
    • /
    • 1998
  • This paper presents a fast motion estimation algorithm, 5DS, useful for video coding. We first try block matching to 4 directions(N, E, W, S) to estimate motions in this algorith, since most of motions in video are oriented to those direction, and then try one additional diagonal matching between the matching ponts having small MADs. It makesthis algorithm possible for searching through a diagonal direction which is not adequate to logarithmic (LOG) search algorithm. This proposed algorithm has almost same PSNR but, 1.9, 1.2 times faster than classical block matching methods such as three steps search(TSS) and LOG search algorithms.

  • PDF

고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구 (A VLSI Architecture for Fast Motion Estimation Algorithm)

  • 이재헌;나종범
    • 방송공학회논문지
    • /
    • 제3권1호
    • /
    • pp.85-92
    • /
    • 1998
  • 동영상 부호화에서 블록 정합 움직임 추정 기법은 움직임 추정 기법으로 가장 많이 쓰이고 있는 방법이다. 이 논문에서는 블록 정합 움직임 추정 기법의 하나로 최근에 제안된 공간적 상관 관계와 계층적 탐색방법을 이용한 고속 움직임 추정 알고리즘의 구현에 적합한 VLSI 구조를 제안한다. 제안된 구조는 systolic array에 바탕을 둔 탐색 기본 단위와 두 개의 shift register array등으로 이루어지며 수평/수직 -32~+31 화소 크기의 탐색을 수행한다. 이 때 탐색 기본 단위는 반복하여 사용하게 함으로써 게이트 수를 최소화하였다. 탐색 기본 단위의 구조로는 전역 탐색을 수행할 수 있는 기존의 여러 가지 systolic array 들이 사용 가능하며, 그 선택에 따라 칩의 크기와 속도 사이의 절충이 가능하다. 본 논문에서는 PE(processing element)의 개수를 줄여 전체적인 칩 사이즈를 줄이는데 중점을 두고 탐색 기본 단위의 구조를 결정하였다. 제안된 구조를 이용하면 $352{\times}288$ 크기의 영상, 탐색 영역 수평/수직 -32~+31 화소에 대해서 클럭 주파수가 35MHz일 때 최대 30Hz까지 실시간 처리를 할 수 있는 움직임 추정 칩을 20,000 게이트 이하로 구현할 수 있다. 더 높은 전송률의 입력 영상($720{\times}480$, 30Hz)에 적용할 경우에는 단순히 PE 개수를 늘리 구조를 탐색 기본 단위로 선택함으로써 실시간 구현이 가능하다.

  • PDF