• 한국통신학회논문지
• /
• 제29권6A호
• /
• pp.623-630
• /
• 2004

본 논문에서는 하향 링크의 수신기 복잡도를 증가시키지 않으면서도 하향 링크 시스템 용량을 증가시키기 위해서, OFDM 시스템에서 SFBC(Space-frequency Block Code) 전송 다이버시터와 사전등화 기법을 적용한 적응 변조 방식을 제안하고 분석하였다. OFDM 시스템에서 SFBC 전송 다이버시터와 결합해서 적응 변조를 사용하면 시스템 용량이 크게 증가하게 된다. 하지만, 심각한 주파수 선택적 페이딩을 겪는 경우 심볼 간 간섭의 발생으로 인해 시스템 성능이 저하되게 된다. 이 경우, 본 논문에서는 부채널 간의 그룹핑을 통하여 인접 부채널 간 그룹별사전 등화기를 적용함으로써, 적응형 변조방식의 효율을 높일 수 있는 알고리듬을 제안하였다. 컴퓨터 시뮬레이션을 통하여 제안된 시스템이 시변 다중 경로 환경에서 기존의 기술보다 더 좋은 시스템 성능과 용량을 가짐을 확인하고, 심각한 주파수 선택적 페이딩을 겪는 채널 환경에서도 제안한 사전 등화기를 사용해 시스템 성능을 유지할 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제35권11C호
• /
• pp.889-895
• /
• 2010

통신시스템에서 다수의 안테나를 이용하는 MIMO 기술이 활발히 연구 중에 있다. 그러나 많은 무선 통신기기들은 사이즈, 비용, 하드웨어의 복잡성으로 인하여 적용 가능한 안테나의 수에 제약을 가진다. 따라서 본 논문에서는 MIMO 기술의 장점을 가지면서 새로운 기술로 각광받고 있는 협력통신 시스템을 이용하여 cross-layer 부호기법을 이용한 H-ARQ 기반의 협력통신 시스템을 제안하였다. 본 논문에서 제안하는 협력통신 시스템은 수신 신호의 복호가 완벽할 시에는 ACK 신호를 소스 노드와 릴레이 노드로 전송하여 다음 신호를 요청한다. 만약 복호 후 오류가 있을 시에는 NACK 신호를 전송하여 릴레이 노드에서 생성되어진 새로운 패킷을 요청하여 복호를 하게된다. 제안하는 협력통신 시스템은 일반적인 1:1 통신 시스템보다 신뢰도와 전송효율이 더 좋음을 시뮬레이션을 통하여 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.465-469
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기 (pipelined adaptive decision- feedback equalizer; PADFE)를 0.25-$\mu\textrm{m}$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS (delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary (RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate (BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 1.96$\times$1.35-mm$^{2}$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 약 890-mW이다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.60-69
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기(pipelined adaptive decision-feedback equalizer; PADFE)를 0,25-${\mu}m$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS(delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary(RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate(BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 41.96\times1.35-mm^2$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 동작 가능할 것으로 예상되며, 평균 전력소모는 약 890-mW로 예측되었다. 제작된 칩의 테스트 결과로부터 기능이 정상적으로 동작함을 확인하였다.

• 전자공학회논문지 IE
• /
• 제48권1호
• /
• pp.30-35
• /
• 2011

본 논문은 MB-OFDM UWB 시스템용 초기 채널 추정의 성능을 향상시키는 방법을 제안한다. 초기 채널 추정의 성능은 채널 추정에 활용되는 프리엠블 심볼의 수가 커짐에 따라 증가된다. MB-OFDM UWB 표준안은 프리엠블 형식에서 부대역 당 2개의 채널 추정용 심볼 (CE symbol : channel estimation symbol)을 제시한다. 2 개 심볼에 기반한 채널 추정의 성능은 각각 200 Mbps와 480 Mbps 전송율에 대한 -77.5 dBm과 -72.5 dBm의 상당적으로 높은 수신 감도에서는 만족될 수 있지만, 55 Mbps와 110 Mbps 전송율에 대한 수신 감도 -83.5 dBm과 -80.5 dBm에서 채널 추정 성능은 저하될 수 있다. 본 논문에서 제안하는 방법은 초기 채널 추정 영역을 기존 2개의 채널 추정용 심볼을 포함하여 패킷 동기 심볼 (PS symbol : packet synchronization symbol)과 프레임 동기 심볼 (FS symbol : frame synchronization symbol)로 확장함으로써 성능 향상을 얻을 수 있는 방법이다. 이 방법은 저하된 SBR에서 초기 채널 추정 성능을 향상시키고 물리 계층 헤더 (physical-layer header)에서의 오류율를 감소시킬 수 있다. 그러므로, 제안한 방법에 기반한 링크 마진의 증가는 통신 처리량을 증가시키는 효과가 있다. 초기 채널 추정에 대해 제안된 방법에 대한 시뮬레이션 결과, 단지 2개의 CE 심볼만을 사용했을 때보다 CE 심볼 포함 1 개의 심볼을 확장한 4 개 심볼 기반의 초기 채널 추정 방식의 성능이 $10^{-4}$ BER에서 약 0.7 dB 만큼 향상된 성능을 가진다.

• 한국통신학회논문지
• /
• 제36권7C호
• /
• pp.443-450
• /
• 2011

UWB(Ultra-Wideband)는 낮은 전력으로 초고속 통신을 실현하는 근거리 무선 통신 기술로서 주파수 부족 현상을 넘어서서 신규 기술을 도입할 수 있는 획기적인 기술 방식이다. UWB 전송방식 중의 하나인 MB-OFDM(Multiband Orthogonal Frequency Division Multiplexing) 시스템은 다양한 무선 통신 서비스에 적용이 가능하다. 본 논문에서는 협력 전송에서 전송률이 감소하는 문제를 해결하기 위한 UWB 시스템에서 계층 변조(HM : Hierarchical Modulation)와 순환 중복 검사를 통해 중계기에서 적응적으로 변조방식을 변경하는 새로운 중계 기법을 제시한다. 이는 기존 방법에 비해 비트 에러율은 비슷하며 처리량을 33%까지 증가시키는 장점이 있다.