• 제어로봇시스템학회논문지
• /
• 제12권9호
• /
• pp.912-917
• /
• 2006

A strain gauge weight measuring instrumentation system was designed with RF sensor network facilities. In the sensor module system data conversion and a series of signal processing were totally equipped. 16 strain gauges are incoming sensors and each output of the strain gauge was amplified and filtered for proper analog signal processing. Several measuring instrumentation OP amps and general purposed OP amps were used. 12 bits A/D converters converted analog signals to digital bits and a PIC microprocessor controlled the 16 channels of strain gauges. RF RS232 modules were used for wireless communication between the PIC microprocessor and an Ethernet host far a remote sensor monitoring system development.

• 융합신호처리학회논문지
• /
• 제3권1호
• /
• pp.80-86
• /
• 2002

아날로그 합산과 선형방정식을 풀 수 있는 신경망구조가 제안되었다. 계산에너지함수에 근거하여 가중치를 구하는 Hopfield 신경망모델을 사용하였다. 아날로그 합산과 선형방정식은 각각 Hopfiled의 A/D컨버터와 선형프로그래밍회로망을 이용하여 설계되었다. 시뮬레이션은 Pspice 프로그램을 이용하였으며, 그 결과들은 대부분 전체극소점으로 수렴함을 보였다.

• 전자공학회논문지
• /
• 제51권8호
• /
• pp.38-48
• /
• 2014

본 논문은 Piezo Resistive Type(PRT) 압력 센서용 신호 처리 아날로그 전단부 IC 설계를 주제로 한다. 센서의 출력 전압을 개선을 하기 위해 센서의 전류를 보상하는 Gauge Factor Calibration 회로, 같은 센서와의 오차가 있더라도 적용이 가능하도록 설계한 Programmable Gain Amplifier (PGA), 클록 생성기에서 발생하는 EMI를 감소시키기 위한 확산 스펙트럼 클록 생성기, 압력 센서의 분해능을 향상시키기 위한 10Bit ADC와 14Bit DAC 그리고 기존 아날로그 방식으로 처리하던 방식과는 달리 디지털 신호처리 방식을 이용한 Calibration Microcontroller (CMC)를 설계하였다. $0.35{\mu}m$ CMOS Process를 이용하여 설계 하였으며, 설계된 IC의 공급 전압은 5V와 3.3V의 전원 분리를 통하여 아날로그 회로는 5V를 사용하고 디지털 회로는 LDO로부터 3.3V를 공급 받도록 구성하였다. Gauge Factor Calibration 회로는 3.75uA부터 120uA까지 보상이 가능하며 PGA는 30dB부터 45dB까지 제어가 가능하고 확산 스펙트럼 클록 생성기는 2.13dB에서 -5.94dB로의 EMI를 감소시킬 수 있다. 공급전압에 대한 ASIC 보호 회로는 800mV부터 6.4V를 제외한 나머지 전압은 차단이 가능하고 14Bit DAC는 0.305mV의 해상도를 가지고 있다. 총 전류 5.32mA를 소모하고 있으며, Die 크기는 $1.94mm{\times}1.94mm$의 면적을 갖는다.

• 한국공작기계학회:학술대회논문집
• /
• 한국공작기계학회 2001년도 춘계학술대회 논문집(한국공작기계학회)
• /
• pp.192-196
• /
• 2001

This work describes the modeling of cutting process for feedback control based on signal processing in end-milling. Here, cutting force is used to design control model by a variety of schemes which are moving average, ensemble average, peak value, root mean square and analog low-pass filtering. It is expected that each model offers its own peculiar advantage in following cutting force control.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.149-152
• /
• 2002

The performance of a 1-bit DAC depends on that of the analog circuits. The mixed SC-CT (switched capacitor-continuous time) architecture is an effective design methodology for the analog circuits. This paper Proposes a new buffer scheme for the 1-bit digital-to-analog subconverter and a new SF-DSC(smoothing filter and differential-to-sig le converter) which performs both the smoothing filter and the differential-to-single convertor simultaneously.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권11호
• /
• pp.643-649
• /
• 2005

A heart diagnosis system adopts Superconducting Quantum Interface Device(SQUD) sensors for precise MCG(MagnetoCardioGram) signal acquisitions. Such system needs to deal with hundreds of sensors, requiring fast signal sampling md precise analog-to-digital conversions(ADC). Our development of hardware board, processing 64-channel 12-bit in 1 ks/s speed, is built by using 8-channel ADC chips, 8-bit microprocessors, SPI interfaces, and specially designed parallel data transfers between microprocessors to meet the 1ks/s, i.e. 1 mili-second sampling interval. We extend the design into 256-channel hardware and analyze the speed .using the measured data from the 64-channel hardware. Since our design exploits full parallel processing, Assembly level coding, and NOP(No Operation) instruction for timing control, the design provides expandability and lowest system timing margin. Our result concludes that the data collection with 256-channel analog input signals can be done in 201.5us time-interval which is much shorter than the required 1 mili-second period.

• 제어로봇시스템학회논문지
• /
• 제22권7호
• /
• pp.513-518
• /
• 2016

The piezoelectric actuating device is known for its large power density and simple structure. It can generate a larger force than a conventional actuator and has also wide bandwidth with fast response in a compact size. To control the piezoelectric actuator, we need an analog signal conditioning circuit as well as digital microcontrollers. Conventional microcontrollers are not equipped with an analog part and need digital-to-analog converters, which makes the system bulky compared with the small size of piezoelectric devices. To overcome these weaknesses, we are developing a single-chip controller that can handle analog and digital signals simultaneously using mixed-signal FPGA technology. This gives more flexibility than traditional fixed-function microcontrollers, and the control speed can be increased greatly due to the parallel processing characteristics of the FPGA. In this paper, we developed a floating-point multiplier, PWM generator, 80-kHz power control loop, and 1-kHz position feedback control loop using a single mixed-signal FPGA. It takes only 50 ns for single floating-point multiplication. The PWM generator gives two outputs to control the charging and discharging of the high-voltage output capacitor. Through experimentation and simulation, it is demonstrated that the designed control loops work properly in a real environment.

• 한국융합학회논문지
• /
• 제7권3호
• /
• pp.77-85
• /
• 2016

음향 전력 증폭기의 출력단에서 발생하는 비선형성을 보상하는 디지털 신호 처리 기술을 제안하고 그 모의실험 결과를 제시한다. 음향 전력 증폭기에 사용되는 소자에 의한 비선형성을 간접학습구조와 적응형 필터로 구성되는 디지털 신호 처리 기술로 보상한다. 적응형 필터를 사용함으로써 증폭기의 비선형 특성이 시간적으로 변하더라도 이를 적응적으로 보상할 수 있다. 모의실험 결과 전치 보상기는 3 차의 다항식으로 구현할 수 있으며 홀수차 비선형성을 효과적으로 제거할 수 있음을 보였다. 짝수 차 비선형은 출력 신호에 존재하는 직류 옵셋이 가장 큰 부분을 차지하며 이는 제안하는 기술로는 제거가 어려우므로 바이어스 회로 설계 시 유의해야 한다. 제안하는 기술은 아날로그 시스템의 본질적 특성 결함을 디지털 신호 처리 기술로서 보상할 수 있음을 보여준다.

• 대한전자공학회논문지SD
• /
• 제40권2호
• /
• pp.111-116
• /
• 2003

본 논문에서는 CMOS로 구현된 무선 홈 네트워크용 Base-Band Analog 수신단을 제안하였다. 제안된 수신단은 길버트 셀 형태의 믹서, Gm-C 형태의 Elliptic 6차 저역통과 필터, 그리고 6-bit A/D 변환기로 구성되어 있다. 제안한 수신단은 CMOS RF 단을 거친 작은 전력의 200㎒의 아날로그 신호와 PLL에서 나오는 큰 전력의 199㎒ 국부 발진 신호가 믹서에 인가되어 Base Band 신호를 생성해 낸다 이 신호는 낮은 주파수로부터 높은 주파수가지 분포되어 있는데 저역통과 필터를 거쳐 1㎒의 Base-Band 신호만을 추출해낸다. 이 1㎒의 신호는 다시 6-bit A/D 변환기를 거쳐 6-bit 디지털 code를 생성하여 DSP(Digital Signal Processing) 블록과 연결된다. 제작된 수신단은 0.25㎛ 1-poly 5-metal n-well CMOS 공정으로 제작되었으므로 유효 칩 면적은 200㎛ × 1400㎛ 이고, 2.5V의 전원전압에서 130㎽ 전력 소모를 나타내었다.

• Journal of Power Electronics
• /
• 제6권2호
• /
• pp.139-145
• /
• 2006

This paper describes the ultra precise position estimation of a servomotor using a sinusoidal encoder based on Arcsine Interpolation Method for the cost reduction of circuit design. The amplitude and offset errors of the sinusoidal encoder output signals, from the encoder itself and analog signal processing procedures, are effectively compensated and on-line tuned by utilizing a low cost programmable differential amplifier without any special expensive equipment. For a theoretical evaluation of the practical resolution of this system, the relationship between the amplitude of ADC(Analog to Digital Converter) input signal errors and the anticipated resolution is also addressed. The performance of the proposed method is verified by comparing it with speed control characteristics of the servomotor driving system using a digital incremental 50,000ppr encoder in the experiments.