초고집적(ULSI) 반도체 소자의 multilevel metalization을 위한 중간 유저네로서 저 유전상수(k<)와 높은 열적안정성(>45$0^{\circ}C$)을 갖는 새로운 물질을 도입하는 것이 필요하다. 중합체 박막은 낮은 유전상수와 높은 열적 안정성으로 인하여 low-k 물질로 적당하다고 여겨진다. PECVD에 의한 plasma polymer 박막의 증착은 많이 보고되어 왔으마 고밀도 플라즈마 형성이 가능하고 기판으로 유입되는 ion의 energy 조절이 가능한 inductively coupled plasma(ICP) CVD에 의한 plasma polymer 박막에 대한 연구는 보고된 바 없다. 본 연구에서는 Mtehyl-cyclohexane precusor를 사용하여 substrate에 bias를 주면서 inductively coupled plasma(ICP)를 이용하여 플라즈마 폴리머 박막(plasma polymerized methyl-cyclohexane : 이하^g , pp MCH라 칭함)을 증착하였으며 ICP power와 substrate bias(SB) power가 증착된 박막의 특성에 어떠한 영향을 미치는지 알아보았다. 증착된 박막의 유전상 수 및 열적 안정성은 ICP power의 변화에 비해 SB power의 변화에 더 크게 영향을 받았다.^g , pp MCH 박막은 platinum(Pt) 기판과 silicon 기판위에서 같이 증착되었다. Methyl-cyclohexane precursor는 4$0^{\circ}C$로 유지된 bubbler에 담겨지고 carrier 가스 (H2:10%, He:90%)에 의해 reactor 내부로 유입된다.^g , pp MCH 박막은 증착압력 350 mTorr, 증착온도 6$0^{\circ}C$에서 \circled1SB power를 10W에 고정시키고 ICP power를 5W부터 70W까지, \circled2ICP power를 10W에 고정시키고 SB power를 5W부터 70W까지 변화하면서 증착하였다. 유전 상수 및 절연성은 Al/PPMCH//Pt 구조의 capacitor를 만들어서 측정하였으며, 열적 안정성은 Ar 분위기에서 30분간의 열처리 전후의 두께 변화를 측정함으로써 분석하였다. SB power 10W에서 ICP power가 5W에서 70w로 증가함에 따라 유전상수는 2.65에서 3.14로 증가하였다. 열적 안정성은 ICP power의 증가에 따라서는 크게 향상되지 않은 것으로 나타났다. ICP power 10W에서 SB power가 5W에서 70W로 증가함에 따라 유전상수는 2.63에서 3.46으로 증가하였다. 열적 안정성은 SB power의 증가에 따라 현저하게 향상되었으며 30W 이상에서 증착된 박막은 45$0^{\circ}C$까지 안정하였고, 70W에서 증착된 박막은 50$0^{\circ}C$까지 안정하였다. 열적 안정성은 ICP power의 증가에 따라서는 현저하게 향상되었다. 그 원인은 SB power의 인가에 의해 활성화된 precursor 분자들이 큰 에너지를 가지고 기판에 유입되어 치밀한 박막이 형성되었기 때문으로 사료된다.
Ta$_2$O$_{5}$ film ale recognized as promising capacitor dielectric for future DRAM\`s. The electrical properties of Ta$_2$O$_{5}$films greatly depend on the heating condition. In the practical fabrication process, several annealing process, such as the annealing of Al in H$_2$(about 40$0^{\circ}C$) and reflow of BPSG (borophosphosilicate glass) film in $N_2$(about 80$0^{\circ}C$), exist after deposition of Ta$_2$O$_{5}$ film. In this paper, we describe the temperature effect on the electrical properties of W/Ta$_2$O$_{5}$/Si structure. The thin film of Ta$_2$O$_{5}$ and tungsten have been deposited on p-si(100) wafer using the sputtering system. The heating temperature was varied from 500 to 90$0^{\circ}C$ in $N_2$for 30min and The degree of temperature is 100\`C. In a log(J/E$^2$) Vs 1/E plot of typical I-V data, we find a linear relationship for the temperature of 500, $600^{\circ}C$ and as deposition. This could indicate Fowler-Nordheim tunneling as the dominant mode of current transports. However, we can not find a linear relationship for the temperature above $700^{\circ}C$. This could not indicate Fowler-Nordheim tunneling as the dominant mode of current transport. The high frequency (1MHz) capacitance-voltage (C-V) of W/Ta$_2$O$_{5}$/Si Capacitor were investigated on the basis of shift in the threshold voltage and dielectric constant. The magnitude of the threshold voltage and dielectric constant depends on the heating temperature, and increases with heating temperature.temperature.
Lee, S. J.;H. F. Luan;A. Mao;T. S. Jeon;Lee, C. h.;Y. Senzaki;D. Roberts;D. L. Kwong
JSTS:Journal of Semiconductor Technology and Science
/
제1권4호
/
pp.202-208
/
2001
In Recent results suggested that doping $Ta_2O_5$ with a small amount of $TiO_2$ using standard ceramic processing techniques can increase the dielectric constant of $Ta_2O_5$ significantly. In this paper, this concept is studied using RTCVD (Rapid Thermal Chemical Vapor Deposition). Ti-doped $Ta_2O_5$ films are deposited using $TaC_{12}H_{30}O_5N$, $C_8H_{24}N_4Ti$, and $O_2$ on both Si and $NH_3$-nitrided Si substrates. An $NH_3$-based interface layer at the Si surface is used to prevent interfacial oxidation during the CVD process and post deposition annealing is performed in $H_2/O_2$ ambient to improve film quality and reduce leakage current. A sputtered TiN layer is used as a diffusion barrier between the Al gate electrode and the $TaTi_xO_y$ dielectric. XPS analyses confirm the formation of a ($Ta_2O_5)_{1-x}(TiO_2)_x$ composite oxide. A high quality $TaTi_xO_y$ gate stack with EOT (Equivalent Oxide Thickness) of $7{\AA}$ and leakage current $Jg=O.5A/textrm{cm}^2$ @ Vg=-1.0V has been achieved. We have also succeeded in forming a $TaTi_x/O_y$ composite oxide by rapid thermal oxidation of the as-deposited CVD TaTi films. The electrical properties and Jg-EOT characteristics of these composite oxides are remarkably similar to that of RTCVD $Ta_2O_5, suggesting that the dielectric constant of $Ta_2O_5$ is not affected by the addition of $TiO_2$.
레이저 리프트 오프(Laser Lift-Off: LLO)는 수직형 LED 제조를 위하여 GaN 또는 AlN 박막을 사파이어 웨어퍼로부터 레이저를 이용하여 제거하는 공정으로 광원, 레이저의 출력 파워를 조절해주는 감쇠기, 빔의 형태를 잡아주는 빔 성형 광학계, 원하는 빔 사이즈를 만들어 주고 빔을 균일하게 섞어주는 빔 균일 광학계, 기판에 투사 이전에 빔을 한번 잘라주는 조리개 부분과 마스크 단에서 잘린 빔을 기판에 투사해주는 투사렌즈 부분으로 구성되어 있다. 본 논문에서는 LLO 시스템을 구성하고 있는 광학계 중 감쇠기와 투사렌즈 부분의 설계 및 분석을 진행하였다. 투사렌즈의 $7{\times}7mm^2$ 빔 사이즈 구현을 위하여 광학 설계 프로그램인 지맥스를 통해 설계 및 초점심도를 분석하였으며, 조명 설계 프로그램인 라이트 툴을 사용하여 빔 사이즈 및 균일도를 분석하였다. 성능 분석 결과 사각형 빔의 크기 $6.97{\times}6.96mm^2$, 균일도 91.8%, 초점심도 ${\pm}30{\mu}m$를 확인하였다. 또한 고출력의 엑시머레이저의 빔 강도를 감쇠시키기 위한 장치인 감쇠기의 투과율을 높이기 위하여 에센설 맥클라우드 코팅 프로그램을 사용하여 유전체 코팅을 실시한 결과 총 23층의 박막과 s 편광의 입사각도 $45{\sim}60^{\circ}$에서 10-95%의 투과율을 확인 할 수 있었다.
유기발광소자(OLED)에서 정공 주입층으로 사용되는 4,4',4"-tris(N-(2-naphthyl)-N-phenylamino)-triphenylamine(2-TNATA)가 전극으로 사용되는 ITO(indium tin oxide)와 홀 수송층(hole transport layer, HTL)사이에 박막으로 진공 증착되었다. 공증착에 의해 C60이 약 20 wt% 도핑된 2-TNATA:C60 층을 제조하였으며, AFM과 XRD를 이용하여 2-TNATA:C60 박막의 분자 배향성 및 토폴로지를 관찰하였다. 또한, 다층 소자의 J-V, L-V 및 전류 효율 특성이 고찰되었다. C60은 분자 배향성을 가지고 있으나, 2-TNATA:C60 박막은 C60 분자의 균일한 분산에 의해 분자 배향성이 확인되지 않았다. C60의 도핑에 의해서 2-TNATA 박막이 더욱 조밀해지고 균일해지는 것을 확인하였으며, 이로 인하며 박막 내의 전류 밀도가 증가됨을 확인하였다. 2-TNATA:C60 하이브리드 박막을 이용하여 ITO/2-TNATA:C60/NPD/$Alq_3$/LiF/Al 다층 소자를 제조하였을 때 소자의 휘도가 향상되었으며 소자 효율도 약 4.7에서 약 6.7 cd/A로 증가하였다.
유기발광소자(OLED)에서 정공 수송층(hole injection layer, HIL)으로 사용되는 N,N'-di-1-naphthyl-N,N'-diphenyl-1,1'-biphenyl-4,4'-diamine (NPD)가 정공 주입층(hole injection layer HIL)으로 사용된 PEDOT-PSS 층 위로 진공 증착되었다. PEDOT-PSS 층은 ITO 유리 위에 스핀 코팅되어 제조되었다. 또한, NPD와 $C_{60}$의 공증착에 의해 $C_{60}$이 약 10 wt% 도핑된 NPD-$C_{60}$ 층을 제조하였으며, AFM과 XRD를 이용하여 NPD-$C_{60}$ 박막의 모폴로지 특성을 관찰하였다. 다층 소자를 제조하여 J-Y, L-V 및 전류 효율 특성이 고찰되었다. $C_{60}$박막은 국부적인 결정성 구조를 가지고 있으나, NPD-$C_{60}$ 박막에서는 $C_{60}$ 분자가 균일하게 분산되어 $C_{60}$의 결정성 구조가 확인되지 않았다. 또한, $C_{60}$의 도핑에 의해서 박막의 표면이 균일해지는 것을 확인하였으며, 박막 내의 전류 밀도가 증가됨을 확인하였다. NPD-$C_{60}$ 박막을 이용하여 ITO/PEDOT-PSS/NPD-$C_{60}/Alq_3$/LiF/Al 다층 소자를 제조하였을 때, 소자의 휘도 측면에서 약 80% 향상 효과가 있었으며, 소자 효율 측면에서도 약 25%의 향상을 기대할 수 있었다.
For more than three decades, the gate dielectrics in CMOS devices are $SiO_2$ because of its blocking properties of current in insulated gate FET channels. As the dimensions of feature size have been scaled down (width and the thickness is reduced down to 50 urn and 2 urn or less), gate leakage current is increased and reliability of $SiO_2$ is reduced. Many metal oxides such as $TiO_2$, $Ta_2O_4$, $SrTiO_3$, $Al_2O_3$, $HfO_2$ and $ZrO_2$ have been challenged for memory devices. These materials posses relatively high dielectric constant, but $HfO_2$ and $Al_2O_3$ did not provide sufficient advantages over $SiO_2$ or $Si_3N_4$ because of reaction with Si substrate. Recently, $HfO_2$ have been attracted attention because Hf forms the most stable oxide with the highest heat of formation. In addition, Hf can reduce the native oxide layer by creating $HfO_2$. However, new gate oxide candidates must satisfy a standard CMOS process. In order to fabricate high density memories with small feature size, the plasma etch process should be developed by well understanding and optimizing plasma behaviors. Therefore, it is necessary that the etch behavior of $HfO_2$ and plasma parameters are systematically investigated as functions of process parameters including gas mixing ratio, rf power, pressure and temperature to determine the mechanism of plasma induced damage. However, there is few studies on the the etch mechanism and the surface reactions in $BCl_3$ based plasma to etch $HfO_2$ thin films. In this work, the samples of $HfO_2$ were prepared on Si wafer with using atomic layer deposition. In our previous work, the maximum etch rate of $BCl_3$/Ar were obtained 20% $BCl_3$/ 80% Ar. Over 20% $BCl_3$ addition, the etch rate of $HfO_2$ decreased. The etching rate of $HfO_2$ and selectivity of $HfO_2$ to Si were investigated with using in inductively coupled plasma etching system (ICP) and $BCl_3/Cl_2$/Ar plasma. The change of volume densities of radical and atoms were monitored with using optical emission spectroscopy analysis (OES). The variations of components of etched surfaces for $HfO_2$ was investigated with using x-ray photo electron spectroscopy (XPS). In order to investigate the accumulation of etch by products during etch process, the exposed surface of $HfO_2$ in $BCl_3/Cl_2$/Ar plasma was compared with surface of as-doped $HfO_2$ and all the surfaces of samples were examined with field emission scanning electron microscopy and atomic force microscope (AFM).
반도체 산업 전반에 걸쳐 이루어지고 있는 연구는 소자를 더 작게 만들면서도 구동능력은 우수한 소자를 만들어내는 것이라고 할 수 있다. 따라서 소자의 미세화와 함께 트랜지스터의 구동능력의 향상을 위한 기술개발에 대한 필요성이 점차 커지고 있으며, 고유전(high-k)재료를 트랜지스터의 게이트 절연막으로 이용하는 방법이 개발되고 있다. High-k 재료를 트랜지스터의 게이트 절연막에 적용하면 낮은 전압으로 소자를 구동할 수 있어서 소비전력이 감소하고 소자의 미세화 측면에서도 매우 유리하다. 그러나, 초미세화된 소자를 제작하기 위하여 high-k 절연막의 두께를 줄이게 되면, 전기적 용량(capacitance)은 커지지만 에너지 밴드 오프셋(band-offset)이 기존의 실리콘 산화막(SiO2)보다 작고 또한 열공정에 의해 쉽게 결정화가 이루어지기 때문에 누설전류가 발생하여 소자의 열화를 초래할 수 있다. 따라서, 최근에는 이러한 문제를 해결하기 위하여 게이트 절연막 엔지니어링을 통해서 누설전류를 줄이면서 전기적 용량을 확보할 수 있는 연구가 주목받고 있다. 본 실험에서는 high-k 물질인 Ta2O5와 SiO2를 적층시켜서 누설전류를 줄이면서 동시에 높은 캐패시턴스를 달성할 수 있는 게이트 절연막 엔지니어링에 대한 연구를 진행하였다. 먼저 n-type Si 기판을 표준 RCA 세정한 다음, RF sputter를 사용하여 두께가 Ta2O5/SiO2 = 50/0, 50/5, 50/10, 25/10, 25/5 nm인 적층구조의 게이트 절연막을 형성하였다. 다음으로 Al 게이트 전극을 150 nm의 두께로 증착한 다음, 전기적 특성 개선을 위하여 furnace N2 분위기에서 $400^{\circ}C$로 30분간 후속 열처리를 진행하여 MOS capacitor 소자를 제작하였고, I-V 및 C-V 측정을 통하여 형성된 게이트 절연막의 전기적 특성을 평가하였다. 그 결과, Ta2O5/SiO2 = 50/0, 50/5, 50/10 nm인 게이트 절연막들은 누설전류는 낮지만, 큰 용량을 얻을 수 없었다. 한편, Ta2O5/SiO2 = 25/10, 25/5 nm의 조합에서는 충분한 용량을 확보할 수 있었다. 적층된 게이트 절연막의 유전상수는 25/5 nm, 25/10 nm 각각 8.3, 7.6으로 비슷하였지만, 문턱치 전압(VTH)은 각각 -0.64 V, -0.18 V로 25/10 nm가 0 V에 보다 근접한 값을 나타내었다. 한편, 누설전류는 25/10 nm가 25/5 nm보다 약 20 nA (@5 V) 낮은 것을 확인할 수 있었으며 절연파괴전압(breakdown voltage)도 증가한 것을 확인하였다. 결론적으로 Ta2O5/SiO2 적층 절연막의 두께가 25nm/10nm에서 최적의 특성을 얻을 수 있었으며, 본 실험과 같이 게이트 절연막 엔지니어링을 통하여 효과적으로 누설전류를 줄이고 게이트 용량을 증가시킴으로써 고집적화된 소자의 제작에 유용한 기술로 기대된다.
GaN는 직접천이형 wide band gap(3.4eV) 반도체로서 청색/자외선 발광소자 및 고출력 전자장비등에의 응용성 때문에 폭넓게 연구되고 있다. 이러한 넓은 분야의 응용을 위해서는 열 적으로 안정된 Ohmic contact을 반드시 실현되어야 한다. n-type GaN의 경우에는 GaN계면에서의 N vacancy가 n-type carrier로 작용하기 때문에 Ti, Al, 같은 금속을 접합하여 nitride를 형성함에 의해서 낮은 접촉저항을 갖는 Ohmic contact을 하기가 쉽다. 그러나 p-type의 경우에는 일 함수가 크고 n-type와 다르게 nitride가 형성되지 않는 금속이 Ohmic contact을 할 가능성이 많다. 시료는 HF(HF:H2O=1:1)에서 10분간 초음파 세척을 한 후 깨끗한 물에 충분히 헹구었다. 그런 후에 고순도 Ar 가스로 건조시켰다. Pd와 Ni은 열적 증착법(thermal evaporation)을 사용하여 p-GaN에 상온에서 증착하였다. 현 연구에서는 열처리에 의한 Pd의 clustering을 줄이기 위해서 wetting이 좋은 Ni을 Pd 증착 전과 후에 삽입하였으며, monchromatic XPS(x-ray photoelectron spectroscopy) 와 SAM(scanning Auger microscopy)을 사용하여 열처리 전과 40$0^{\circ}C$, 52$0^{\circ}C$ 그리고 695$0^{\circ}C$에서 3분간 열처리 후의 온도에 따른 morphology 변화, 계면반응(interfacial reaction) 및 벤드 휨(band bending)을 비교 연구하였다. Nls core level peak를 사용한 band bending에서 Schottky barrier height는 Pd/Ni bi-layer 접합시 2.1eV를, Ni/Pd bi-layer의 경우에 2.01eV를 얻었으며, 이는 Pd와 Ni의 이상적인 Schottky barrier height 값 2.38eV, 2.35eV와 비교해 볼 때 매우 유사한 값임을 알 수 있다. 시료를 후열처리함에 의해 52$0^{\circ}C$까지는 barrier height는 큰 변화가 없으나, $650^{\circ}C$에서 3분 열처리 후에 0.36eV, 0.28eV 만큼 band가 더 ?을 알 수 있었다. Pd/Ni 및 Ni/Pd 접합시 $650^{\circ}C$까지 후 열 처리 과정에서 계면에서 matallic Ga은 온도에 비례하여 많은 양이 형성되어 표면으로 편석(segregation)되어지나, In-situ SAM을 이용한 depth profile을 통해서 Ni/Pd, Pd/Ni는 증착시 uniform하게 성장함을 알 수 있었으며, 후열처리 함에 의해서 점차적으로 morphology 의 변화가 일어나기 시작함을 볼 수 있었다. 이는 $650^{\circ}C$에서 열처리 한후의 ex-situ AFM을 통해서 재확인 할 수 있었다. 이상의 결과로부터 GaN에 Pd를 접합 시 심한 clustering이 형성되어 Ohoic contact에 문제가 있으나 Pd/Ni 혹은 Ni/Pd bi-layer를 사용함에 의해서 clustering의 크기를 줄일 수 있었다. Clustering의 크기는 Ni/Pd bi-layer의 경우가 작았으며, $650^{\circ}C$ 열처리 후에 barrier height는 Pd/Ni bi-layer의 경우에도 Ni의 영향을 받음을 알 수 있었다.
The purpose of this study was to observe the changes of the elemental transmission and bond strength between the metal and porcelain according to various kinds of ion beam mixing method. ion beam mixing of $meta1/SiO_2$ (silica), $meta1/Al_2O_3$(alumina) interfaces causes reactions when the $Ar^+$ was implanted into bilayer thin films using a 100KeV accelerator which was designed and constructed for this study. A vacuum evaporator used in the $10^{-5}-10^{-6}$ Torr vacuum states for the evaporation. For this study, three kinds of porcelain metal selected, -precious, semiprecious, and non-precious. Silica and alumina were deposited to the metal by the vacuum evaporator, separately. One group was treated by two kinds of dose of the ion beam mixing $(1\times10^{16}ions/cm^2,\;5\times10^{15}ions/cm^2)$, and the other group was not mixed, and analyzed the effects of ion beam mixing. The analyses of bond strength, elemental transmissions were performed by the electron spectroscopy of chemical analysis (ESCA), light and scanning electron microscope, scratch test, and micro Vickers hardness tests. The finding led to the following conclusions. 1. In the scanning electron and light microscopic views, ion beam mixed specimens showed the ion beam mixed indentation. 2. In the micro Vickers hardness and scratch tests, ion beam mixed specimens showed higher strength than that of non mixed specimens, however, nonprecious metal showed a little change in the bond strength between mixed and non mixed specimens. 3. In the scratch test, ion beam mixed specimens showed higher shear strength than that of non treated specimens at the precious and semiprecious groups. 4. In the ESCA analysis, Au-O and Au-Si compounds were formed and transmission of the Au peak was found ion beam mixed $SiO_2/Au$ specimen, simultaneously, in the higher and lower bonded areas, and ion beam mixed $SiO_2/Ni-Cr$ specimen, oxygen, that was transmitted from $SiO_2\;to\;SiO_2/Ni-Cr$ interface combined with 12% of Ni at the interface.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.