• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.989-992
• /
• 2000

ATM 스위치로 많이 이용되는 다단계 상호연결 네트워크(MIN)는 self-routing 및 one-to-one 연결 특성을 가진 블록킹 네트워크로써 셀 전송시 충돌이 일어날 수 있다. 따라서 버퍼를 갖는 스위치를 고려하게 된다. 본 논문에서는 스위치의 내부에 다중경로를 제공하는 입력버퍼를 이용하여 각 스위치의 입력포트에서 출력포트로의 경로를 확장시킨 스위치 구조 및 네트워크의 성능 향상에 대하여 언급한다. 이를 위해 네트워크의 stage간 상호연결 패턴이 buddy 및 constrained reachability 특성에 따른 경로설정 구조를 기본으로 이용한다. 그리고 입력버퍼 스위치 구조의 문제점인 HOL 블록킹의 방지 및 오류허용 기능을 향상시킬 수 있는 다중경로 버퍼를 갖는 ATM 스위치 구조를 제안하고, 시뮬레이션을 통해 그 성능을 분석한다.

• The Transactions of the Korea Information Processing Society
• /
• v.3 no.4
• /
• pp.947-960
• /
• 1996

The primary goal for developing high performance ATM switching systems is to minimized the probability of cell loss, cell delay and deterioration of throughput. ATM switching element that is the most suitable for this purpose is the shared buffer memory switch executed by common random access memory and control logic. Since it is difficult to manufacture VLIS(Very Large Scale Integrated circuit) as the number of input ports increased, the used of switching module method the realizes 32$\times$32, 150 Mb/s switch utilizing 8$\times$8, 600Mb/s os 16$\times$16, 150Mb/s unit switch is latest ATM switching technology for small and large scale. In this paper, buffer capacity satisfying total-memory-reduction effect by buffer sharing in a shared buffer memory switch are analytically evalu ated and simulated by computer with cell loss level at traffic conditions, and also features of switching network utilizing the switching module methods in small and large-capacity ATM switching system is analized. Based on this results, the structure in outline of 32$\times$32(4.9Gb/s throughput), 150Mb/s switches under research in many countries is proposed, and eventually, switching-network structure for ATM switching system of small and large and capacity satisfying with above primary goals is suggested.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.1
• /
• pp.80-90
• /
• 1996

The efficienty of ATM is based on the statical multiplexing of fixed-length packets, which are called cells. The most important technical point for realizing ATM switching network is an arrangement of the buffers and switches. Current most ATM switching networks are being achieved by using the switching modules based on the unit switch of $8{\times}8$ 150Mb/s or $16{\times}16$ 150Mb/s, the unit switch of $32{\times}32$150Mb/s for a large scale system is under study in many countries. In this paper, we proposed a new $32{\times}32$(4.9Gb/s throughput) ATM switch using Shared buffer memory switch which provides superior traffic characteristics in the cell loss, delay and throughput performance and easy LSI(Large Scale Integrated circuit). We analytically estimated and simulated by computer the buffer size into it. We also proposed the configuration of the large capacity ATM switching network($M{\times}M$.M>1,000) consisting of multistage to improve the link speed by non-blocking.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.8B
• /
• pp.1401-1411
• /
• 1999

Due to the increase of multimedia services, multicasting is considered as important design factor for ATM switch. To resolve the traffic expansion problem that is occurred by multicast in multistage interconnection networks, this paper proposes the multicast switch using a high-speed bus and a shared memory switch. Since the proposed switch uses a high-speed time division bus as a connection medium and chooses a shared memory switch as a basic switch module, it provides good port scalability. The traffic arbitration scheme enables internal non-blocking. By simulation we proves a good performance in the data throughput and the cell delay.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.409-411
• /
• 2001

기존의 인터넷 망은 대부분 최선형 서비스를 지원하고 있어 다양한 서비스 품질을 요구하는 사용자의 요구를 만족시키기에는 어려움이 있었으며, 이러한 문제점을 해결하기 위해서 ATM 스위치 기반의 MPLS 망이 구상되었다. ATM 스위치를 기반으로 하는 MPLS 망은 기존 ATM 망에 간단한 L3 라우팅 모듈을 추가하여 인터넷 서비스의 제공이 가능하고, 사용자에게 다양한 서비스 레벨을 지원 할 수 있다는 장점이 있다. 본 논문에서는 MPLS 시스템에서 IP 주소 Lookup을 위한 Forwarding Engine에 대한 큐잉 모델을 설정하고, 인터넷에서 사용되는 프로토콜들에 대한 통계적인 분석을 수행하여, 트래픽 부하에 따른 Forwarding Engine의 성능을 분석하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.11C
• /
• pp.113-122
• /
• 2001

Several guidelines can be developed for a satellite-based ATM switch. One of the most important of these is that the switch must provide a requirement for CLRs on the order of 10-10 to meet the QoS of high- performance traffic and avoid costly retransmissions. In this paper, the proposed approach shows not only the better traffic performance but also requires the little switching elements and buffers compared with original Knockout switch and other scheduling algorithm. As a result, the complexity becomes reduced. Simulation results indicate that proposed approach shows excellent cell loss ratio compared with existing switch architecture. Also, iii performance can be approached to the cell loss ratio, which is requirement for the satellite system, as window size increases. An(1 it shows thats low complexity is induced. Therefore, the proposed approach is appropriate for satellite on-board ATM switch architecture.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.5
• /
• pp.703-717
• /
• 2002

This paper illustrates the implementation of a scalable shared buffer asynchronous transfer mode (ATM) switch. The designed shared buffer ATM switch has a shared buffet of a pipelined memory which has the access time of 4 ns. The high-speed buffer access time supports a possibility of the implementation of a shared buffer ATM switch which has a large switching capacity. The designed switch architecture provides flexible switching performance and port size scalability with the independence of queue address control from buffer memory control. The switch size and the buffer size of the designed ATM switch can be reconfigured without serious circuit redesign. The designed prototype chip has a shared buffer of 128-cell and 4 ${\times}$ 4 switch size. It is integrated in 0.6um, double-metal, and single-poly CMOS technology. It has 80MHz operating frequency and supports 640Mbps per port.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1996.05a
• /
• pp.9-9
• /
• 1996

광대역 종합정보 통신망의 핵심요소라 할 수 있는 ATM 스위치의 성능척도 중 가장 중요하게 다루어지고 있는 것은 셀 손실확률과 셀 전달지연시간이다. 이 중에서도 샐 손실확률기 추정에 대한 연구가 활발히 진행되고 있는데, ATM 스위치는 손실에 민감한 트래픽까지도 제대로 다루기 위하여 정도까지의 샐 손실확률을 보장할 수 있어야 한다. 이와같은 희소사건(rare event)의 확률 추정에 있어 원하는 정도의 precision을 가능한한 적은비용으로 얻어내기 위한 분산축소기법은 필수적이라 할 수 있다. Homogeneous 입력원을 갖는 ATM 스위치의 셀 손실확률 추정에 관련된 이전의 연구결과는 시뮬레이션과 분석적기법을 혼합시켜 얻어지는 새로운 개념의 추정치, 즉 hybrid 시뮬레이션 추정치의 도입을 통하여 상당한 정도의 분산축소 효과를 거둘 수 있음을 나타내주고 있다. 본 연구는 이에 대한 확장으로, 각각의 도착 프로세스가 서로 다른heterogeneous 입력원을 갖는 ATM 스위치의 셀 손실화률 추정에 적용될 수 있는 hybrid 시뮬레이션 기법을 개발하고자 한다. 사용된 모델은 이산시간대기모델()로 각입력원의 도착 프로세스는 Interrupted Bernoulli Process로 가정하였으며, 분석적 기법의 적용을 위한 입력원 통합(aggregation) 알고리듬과 실제 시뮬레이션 방법 등을 제시하였다. 또한 제시된 기법의 성능은 기존의 일반적인 시뮬레이션 추정치를 이용하여 얻어진 결과와의 비교를 통하여 분석되었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.377-379
• /
• 1998

고속의 입력 큐를 가진 스위치는 출력 큐를 가진 스위치보다 더 경제적이며 단순하다고 알려져 있다. 그러나 입력 큐를 가진 스위치는 성능을 크게 저하시키는 HOL Blocking이라는 문제를 가지고 있다. 입력 큐 스위치는 랜덤 어세스 입력 큐와 셀 스케쥴링 알고리즘을 사용한다면 휠씬 좋은 성능을 얻을 수 있다. 많은 입력 큐 ATM 스위치의 Self-Firing셀 스케쥴러가 제안되어 왔으나, 여러 가지 입력포트와 분포에서 측정된 성능이 서로 크게 차이가 난다는 점에서 공정하지 못한 것이었다. 본 논문에서 우리는 어떠한 트애픽 분포에서도 공정성을 가지는 셀 스케쥴러를 제안하며, 제안한 스케쥴러가 비록 트래픽이 비균일 분포일지라도 공정성이 유지되는 것을 모의 실험을 통하여 증명한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.48-50
• /
• 1998

메시지에 기반을 둔 다중컴퓨터는 프로세서들 간에 고속통신을 위한 연결 망을 요구한다. ATM 스위치는 대규모의 다중컴퓨터를 구성하기에 유리한 접근 방식을 제공하며, 낮은 지연시간과 고성능을 제공하는 특성을 가진다. 본 논문은 고속 ATM 스위치를 통한 프로세서들간의 정보를 송신/수신하는 셀 라우터를 설명한다. 고속 ATM 스위치를 효율적으로 사용하기 위하여, 본 논문은 다중화와 역 다중화를 가지고 계층적 구조를 제안한다. 일반 연결 망에서 라우팅을 위해 착신주소를 가지는 기본단위는 메시지이지만, ATM 망에서는 셀이라고 부르는 고정된 크기의 프레임이 기본단위이다. 셀은 VPI와 VCI를 가지며, 이는 송신/수신 프로세서의 구별자로서 사용된다 결론적으로 제안한 고속 셀 라우터와 계층적 구조는 메시지 전송지연의 관점에서 이점을 가질 수 있다.