• 제목/요약/키워드: 3 sigma frequency

검색결과 100건 처리시간 0.023초

Delta-Sigma Modulator를 이용한 무선이동통신용 Fractional-N 주파수합성기 설계 (Design of Fractional-N Frequency Synthesizer with Delta-Sigma Modulator for Wireless Mobile Communications)

  • 박병하
    • 전기전자학회논문지
    • /
    • 제3권1호
    • /
    • pp.39-49
    • /
    • 1999
  • This paper describes a 1 GHz, low-phase-noise CMOS fractional-N frequency synthesizer with an integrated LC VCO. The proposed frequency synthesizer, which uses a high-order delta-sigma modulator to suppress the fractional spurious tones at all multiples of the fractional frequency resolution offset, has 64 programmable frequency channels with frequency resolution of $f_ref/64$. The measured phase noise is as low as -110 dBc/Hz at a 200 KHz offset frequency from a carrier frequency of 980 MHz. The reference sideband spurs are -73.5 dBc. The prototype is implemented in a $0.5{\mu}m$ CMOS process with triple metal layers. The active chip area is about $4mm^2$ and the prototype consumes 43 mW, including the VCO buffer power consumption, from a 3.3 V supply voltage.

  • PDF

DyCoO3 세라믹스의 교류전도특성 (Alternating-Current Electrical Conduction Properties of DyCoO3 Ceramics)

  • 정우환
    • 한국재료학회지
    • /
    • 제20권3호
    • /
    • pp.161-166
    • /
    • 2010
  • The ac, dc conductivity and dielectric properties of $DyCoO_3$ were reported in the temperature range of 77 - 300K and in the frequency range of 20 Hz - 100 kHz. It was observed that at low temperature, ac conductivity is much higher than dc conductivity and the hopping carrier between localized states near the Fermi level was the dominant loss mechanism. A comparison of the measured ac conductivity $\sigma(\omega)$ was made with some of the models of hopping conductivity of the proposed earlier in the literature. It was observed that in $DyCoO_3$ the measured ac conductivity, over the entire frequency and temperature region, can be explained reasonably well by assuming two contributions $\sigma_1(\omega)$ and $\sigma_2(\omega)$ to the measured $\sigma(\omega)$. The first, $\sigma_1(\omega)$, which dominates at low temperature, may be due to impurity conduction in a small polaron; the second, $\sigma_2(\omega)$, which dominates at higher temperatures, depending on the frequency of measurements, may be due to the hopping of a small polaron and is reasonable for the dielectric relaxation peak.

온도규격 설정을 위한 동아시아 온도 분석연구 (A Temperature Analysis Study of East Asia for Generation of Temperature Specification)

  • 김인수;강치우
    • 한국군사과학기술학회지
    • /
    • 제5권3호
    • /
    • pp.11-22
    • /
    • 2002
  • In this paper, a statistical meaning that the 1% frequency value which is used as a basis for the temperature specification generation for weapon systems is similar to $3{\sigma}$ frequency value of a year is presented, and the theoretical reference for temperature specification generation is made. The new method which extracts the 1% frequency value from general weather data, not depending on long term temperature hour data, is established, and the temperature analysis result of East Asia is also presented by using this method. On the basis of these result, operational temperature for the weapon systems to be used in the area of East Asia is recommended.

A Multiphase Compensation Method with Dynamic Element Matching Technique in Σ-Δ Fractional-N Frequency Synthesizers

  • Chen, Zuow-Zun;Lee, Tai-Cheng
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제8권3호
    • /
    • pp.179-192
    • /
    • 2008
  • A multiphase compensation method with mismatch linearization technique, is presented and demonstrated in a $\Sigma-\Delta$ fractional-N frequency synthesizer. An on-chip delay-locked loop (DLL) and a proposed delay line structure are constructed to provide multiphase compensation on $\Sigma-\Delta$ quantizetion noise. In the delay line structure, dynamic element matching (DEM) techniques are employed for mismatch linearization. The proposed $\Sigma-\Delta$ fractional-N frequency synthesizer is fabricated in a $0.18-{\mu}m$ CMOS technology with 2.14-GHz output frequency and 4-Hz resolution. The die size is 0.92 mm$\times$1.15 mm, and it consumes 27.2 mW. In-band phase noise of -82 dBc/Hz at 10 kHz offset and out-of-band phase noise of -103 dBc/Hz at 1 MHz offset are measured with a loop bandwidth of 200 kHz. The settling time is shorter than $25{\mu}s$.

벤즈아닐리드에 있어서 치환기가 카르보닐 신축진동에 미치는 영향 (On the Correlation of the Carbonyl Stretching Frequency with Substituents in Benzanilides)

  • 홍순영;박용태;최원형
    • 대한화학회지
    • /
    • 제17권3호
    • /
    • pp.193-197
    • /
    • 1973
  • Hammett형의 식${\nu}={\nu}_0 +{\rho}{\sigma}$을 적용하여 벤즈아닐리드에 있어서의 카르보닐 신축진동과 치환기의 상관관계를 조사하였다. 치환기가 C-페닐기에 있을때는 ${\sigma}$보다 ${\sigma}^{+}$ 와 더 좋은 상관관계를 나타내었고 한편 치환기가 N-페닐기에 있을때는 ${\sigma}$와 더 좋은 상관관계를 나타내었다. 치환기가 C- 및 N- 양페닐기에 동시에 있을때는 이들 치환기는 카르보닐 신축진동에 서로 독립적으로 적용하였다. 이와같은 결과를 벤즈아닐리드의 구조를 이용하여 고찰하였다.

  • PDF

MEMS 가속도센서를 위한 CMOS 인터페이스 회로 (CMOS Interface Circuit for MEMS Acceleration Sensor)

  • 정재환;김지용;장정은;신희찬;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.221-224
    • /
    • 2012
  • 본 논문에서는 MEMS 가속도센서를 위한 CMOS 인터페이스 회로를 설계하였다. 설계된 CMOS 인터페이스 회로는 CVC(Capacitance to Voltage Converter), 그리고 SC-Integrator와 Comparator를 포함하는 ${\Sigma}{\Delta}$ Modulator로 구성되어 있다. 회로에 일정한 Bias를 공급할 수 있도록 Bandgap Reference를 이용하였으며, 저주파 잡음과 offset을 감소시키기 위하여 ${\Sigma}{\Delta}$ Modulator에 CHS(Chopper-Stabilization) 기법을 사용하였다. 그 결과 설계된 ${\Sigma}{\Delta}$ Modulator의 출력은 입력 전압 진폭이 100mV가 증가할 때 duty cycle은 10%의 비율로 증가하고, 전체 회로의 Sensitivity는 x, y축은 0.45V/g, z축은 0.28V/g의 결과를 얻을 수 있었다. 제안된 CMOS 인터페이스 회로는 CMOS 0.35um공정을 이용하여 설계되었다. 입력 전압은 3.3V이며, 샘플링 주파수는 2MHz이다. 설계된 칩의 크기는 PAD를 포함하여 $0.96mm{\times}0.85mm$이다.

  • PDF

개선된 DWA 구조를 갖는 3차 3-비트 SC Sigma-Delta Modulator (A $3^{rd}$ order 3-bit Sigma-Delta Modulator with Improved DWA Structure)

  • 김동균;조성익
    • 대한전자공학회논문지SD
    • /
    • 제48권5호
    • /
    • pp.18-24
    • /
    • 2011
  • DEM(Dynamic Element Matching) 기법중의 하나인 DWA(Data Weighted Averaging)는 멀티비트 Sigma-Delta Modulator에서 피드백 DAC의 단위요소 커패시터 부정합으로 인한 비선형성을 제거하기 위하여 널리 이용된다. 본 논문에서는 기존 DWA 구조에서 적용된 클록 타이밍을 조정하여 양자화기 데이터 코드 출력을 Latch 하는 $2^n$ Register 블록을 $2^n$ S-R latch 블록으로 대체하여 MOS Tr.를 줄임과 더불어 여분의 클록을 제거하였고, n-bit 데이터 코드를 지연시키기 위해 사용되는 2개의 n-비트 Register 블록을 1개의 n-비트 Register 블록으로 감소시켰다. 개선된 DWA 구조를 이용하여 3차 3-비트 SC(Switched Capacitor) Sigma-Delta Modulator를 설계한 후, 입력 주파수 20kHz, 샘플링 주파수 2.56MHz에서 0.1% DAC 단위 요소 커패시터 부정합을 갖도록 하여 시뮬레이션 한 결과 기존의 구조와 동일한 해상도를 얻을 수 있었고, 222개의 MOS Tr. 수를 줄일 수 있었다.

Performance Test for the SIGMA Communication System

  • Jeong, Seonyeong;Lee, Hyojeong;Lee, Seongwhan;Shin, Jehyuck;Lee, Jungkyu;Jin, Ho
    • Journal of Astronomy and Space Sciences
    • /
    • 제33권4호
    • /
    • pp.335-344
    • /
    • 2016
  • Scientific CubeSat with Instruments for Global Magnetic Fields and Radiations (SIGMA) is a 3-U size CubeSat that will be operated in low earth orbit (LEO). The SIGMA communication system uses a very high frequency (VHF) band for uplink and an ultra high frequency (UHF) band for downlink. Both frequencies belong to an amateur band. The ground station that communicates with SIGMA is located at Kyung Hee Astronomical Observatory (KHAO). For reliable communication, we carried out a laboratory (LAB) test and far-field tests between the CubeSat and a ground station. In the field test, we considered test parameters such as attenuation, antenna deployment, CubeSat body attitude, and Doppler frequency shift in transmitting commands and receiving data. In this paper, we present a communication performance test of SIGMA, a link budget analysis, and a field test process. We also compare the link budget with the field test results of transmitting commands and receiving data.

뉴로 스포츠 마케팅을 위한 동공 확장과 주시빈도 간의 관계: 시그마 분석법을 적용하여 (Relationship of Pupil's Size and Gaze Frequency for Neuro Sports Marketing: Focusing on Sigma Analysis)

  • 고의석;송기현;조수현;김종하
    • 감성과학
    • /
    • 제20권3호
    • /
    • pp.39-48
    • /
    • 2017
  • 이 연구는 농구 경기장내 마케팅의 효용성을 확인하기 위해서 마케팅의 여러 연구 기법들 중 시선추적 기술을 이용하여 동공이 확장 되었을 때의 시선 관찰 및 관심도를 측정하고 비교 분석하였다. 특히 동공이 확장된 구간을 산출하기 위해 유효테이터를 중심으로 동공의 크기가 2시그마 범위 상위 2.275%일 때의 구간별 데이터를 정리하고 이전 연구에서 산출된 3시그마의 상위 0.135%일 때의 구간별 데이터와 전체 유효 데이터를 주시 빈도에 따른 변곡점으로 구분하여 분석하였다. 또한 전체 유효 데이터와 동공의 크기가 유의미하게 커졌다고 판단되는 범위들 간의 상관도를 분석하였다. 그 결과 가장 시선이 많이 머무른 구간과 동공이 크기가 유의미하게 커진 부분은 완전히 일치하지는 않았으나, 전체 유효 데이터와 동공크기 2시그마 상위 데이터의 상관분석은 .805로 가장 높은 상관관계를 나타내었으며, 동공크기 2시그마 상위 데이터와 동공크기 3시그마 상위 데이터의 상관분석은 .781의 상관관계를 보였고 전체 유효데이터와 동공크기 3시그마 상위 데이터 상관분석은 .683의 상관관계를 보였다. 따라서 동공의 크기가 확장 되어진 구간과 시선추적 데이터에서 시선이 많이 머무른 구간이 유사함을 알 수 있었으나, 동공의 크기가 유의미하게 확장되었다고 판단되어지는 구간의 데이터 일수록 전체 데이터와의 상관도가 떨어지는 것을 알 수 있었다.

주파수 판별기 구조 및 잡음 성능 분석 (Architecture and Noise Analysis of Frequency Discriminators)

  • 박성경
    • 전기전자학회논문지
    • /
    • 제17권3호
    • /
    • pp.248-253
    • /
    • 2013
  • 주파수 판별기는 주파수를 디지털 비트 신호로 변환해주는 회로로서 변조기, 동기화 회로 등에 쓰인다. 본 논문에서는 여러 종류의 일차, 이차 주파수 판별기의 구조를 모델링하고 양자화 잡음 성능을 분석하며, 새로운 구조의 델타-시그마 주파수 판별기 구조를 제안한다. 이론적 분석과 유도된 수식으로부터 출구 잡음을 구하고 모의실험으로 타당성을 검증하였다. 제안된 주파수 판별기는 전 디지털 회로로서 전 디지털 위상 잠금 루프의 궤환 경로에 적용될 수 있다.