• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.510-510
• /
• 2013

탄소나노튜브를 발광층에 첨가하여 Alternating current (AC) 방식으로 구동되는 고분자유기물 소자를 제작하였다. 고분자유기물 소자는 ITO가 코팅된 유리기판을 사용하였으며, 전극으로는 ITO와Al을 사용하고 cyanoethyl pullulan (CRS)의 유전물질과 탄소나노튜브를 함유한 poly[2-methoxy-z5-(2-ethyl-hexyloxy)-1,4-phenylene-vinylene](MEH-PPV) 고분자유기발광물질을 이용하여 4개의 층(ITO/CRS/탄소나노튜브를 함유한 MEH-PPV/Al)으로 고분자유기물 소자를 구성하였다. 소자는 ITO가 코팅된 유리 기판 위에 CRS의 유전층과 탄소나노튜브를 함유한 MEH-PPV의 발광층은 스핀코우터를 이용하여 증착하였으며, Al은 thermal evaporator을 이용하여 증착하였다. 본 연구에서는 AC 방식 고분자유기물 소자에 탄소나노튜브의 함유량을 변경하면서 전압과 전류 특성을 관찰하여 탄소나노튜브가 함유된 소자가 저 전류 구동이 가능한 것을 확인하였으며, 탄소나노튜브를 통한 micro-capacitance 효과의 확인 및 percolation과의 상관관계를 알아보았다. AC 고분자유기물 소자는 가정에서 사용되는 AC전원을 바로 사용할 수 있는 범용성을 가지고 있으며, 탄소나노튜브를 발광층에 첨가함으로 낮은 소비전력으로 고분자유기물 소자를 구동 할 수 있는 장점으로 차세대 디스플레이나 조명으로 그 쓰임새를 기대해본다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.142-142
• /
• 2010

태양광 발전산업에서 현재 주류인 결정 실리콘 태양전지의 변환효율은 꾸준히 향상되고 있으나, 태양전지의 가격이 매년 서서히 하강되고 있는 실정에서 결정질 실리콘 가격의 상승 등으로 부가가치 창출에 어려움이 있으며, 생산 원가를 낮출 수 있는 태양전지 제조기술로는 2세대 태양전지로 불리는 박막형이 현재의 대안이며, 특히 에너지 변환 효율과 생산 원가에서 장점이 있는 것이 CIGS 박막 태양전지로 판단된다. 화합물반도체 베이스인 CIGS 박막 태양전지는 연구실에서는 세계적으로 20.3% 높은 효율을 보고하고 있으며, 모듈급에서도 13% 효율로 생산이 시작되고 있다. 국내에서도 연구실 규모 뿐만 아니라 대면적(모듈급) CIGS 박막 태양전지 증착용 장비, 제조공정 등의 기술개발이 진행되고 있다. CIGS를 광흡수층으로 하는 CIGS 박막 태양전지의 구조는 여러 층의 단위박막(하부전극, 광흡수층, 버퍼층, 앞면 투명전극, 반사방지막)을 순차적으로 형성시켜 만든다. 이 중에 하부전극은 Mo 재료을 스퍼터링 방법으로 증착하여 주로 사용한다. 하부전극은 0.24 Ohm/cm2 정도의 전기적 특성이 요구되며, 주상조직으로 성장하여야 하며, 기판과의 밀착성이 좋아야하고 또한 레이저 패턴시 기판에서 잘 떨어져야 하는 특성을 동시에 가져야 한다. 그리고 CIGS 박막 내에서 Na 도핑을 어떻게 제어할 것인지도 고려해야한다. 본 연구에서는 대면적(모듈급) CIGS 박막 태양전지에서 요구되는 하부전극 Mo 박막의 특성과 기술적 이슈들에 대해서 연구결과들을 논하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.375-375
• /
• 2012

최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 AMOLED의 경우 전류구동 방식이기 때문에 a-Si TFT 보다는 LTPS-TFT가 요구되며, 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정은 기판 전체를 한번에 결정화 하는 방법이다. JIC 결정화 공정에 의하여 제조된 JIC poly-Si은 결정립 크기의 균일성이 우수하며 상온에서 수 micro-second내에 결정화를 수행하는 것이 가능하고 공정적인 측면에서도 별도의 열처리 Chamber가 필요하지 않는 장점을 가지고 있다. 그러나 고온 고속 열처리 방법인 JIC 결정화 공정을 수행 하면 Arc에 의하여 시편이 파괴되는 현상이 발견되었다. 본 연구에서는 Arc현상의 원인을 파악하기 위해 전압 인가 조건 및 시편 구조 조건을 변수로 결정화실험을 진행하였다. ARC가 발생하는 Si층과 Electrode 계면을 식각 분리하여 Electrode와 Si층 사이의 계면이 형성되지 않는 조건에서 전계를 인가하는 실험을 통하여 JIC 결정화 공정 중 고온에 도달하게 되면, a-Si층이 변형되어 형성된 poly-Si층이 전도성을 띄게 되고 인가된 전압이 도전층과 Poly-Si 사이에 위치한 $SiO_2$의 절연파괴(Dielectric breakdown)전압보다 높을 경우 전압 인가 방향에 수직으로 $SiO_2$가 절연 파괴되며 면저항 형태의 전도층의 단락이 진행되며 전도층이 완전히 단락되는 순간 Arc가 발생한다는 것을 관찰 할 수 있었다. 본 실험의 연구 결과를 바탕으로 Arc 발생을 방지하는 다양한 구조의 Equi-Potential 방법이 개발되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.208.1-208.1
• /
• 2015

최근, 차세대 투명 디스플레이 구동소자로서 산화물 반도체를 이용한 Transparent Amorphous Oxide Semiconductor (TAOS) 기술이 큰 주목을 받고 있다. 산화물 반도체는 기존의 a-Si에 비해 우수한 전기적인 특성과 낮은 구동전압 그리고 넓은 밴드 갭으로 인한 투명성의 장점들이 있다. 그리고 낮은 공정 온도에서도 제작이 가능하기 때문에 유리나 플라스틱과 같은 다양한 기판에서도 박막 증착이 가능하다. 하지만 기존의 furnace를 이용한 열처리 방식은 낮은 온도에서 우수한 전기적인 특성을 내기 어려우며, 공정 시간이 길어지는 단점들이 있다. 따라서 본 연구에서는 산화물 반도체중 In-Ga-Zn-O (IGZO)와 In-Sn-O(ITO)를 각각 채널 층과 게이트 전극으로 이용하였다. 또한 마이크로웨이브 열처리 기술을 이용하여 기존의 열처리 방식에 비해 에너지 전달 효율이 높고 짧은 시간동안 저온 공정이 가능하며 우수한 전기적인 특성을 가지는 투명 박막 트랜지스터를 구현 하였다. 본 실험은 glass 기판위에서 진행되었으며, RF sputter를 이용하여 ITO를 150 nm 증착한 후, photo-lithography 공정을 통하여 하부 게이트 전극을 형성하였다. 이후에 RF sputter를 이용하여 SiO2 와 IGZO 를 각각 300, 50 nm 증착하였고, patterning 과정을 통하여 채널 영역을 형성하였다. 또한 소자의 전기적인 특성 향상을 위해 마이크로웨이브 열처리를 1000 Watt로 2 분간 진행 하였고, 비교를 위하여 기존 방식인 furnace 를 이용하여 N2 분위기에서 $400^{\circ}C$로 30분간 진행한 소자도 병행하였다. 그 결과 마이크로웨이브를 통해 열처리한 소자는 공정 온도가 $100^{\circ}C$ 이하로 낮기 때문에 glass 기판에 영향을 주지 않고 기존 furnace 열처리 한 소자보다 전체적으로 전기적인 특성이 우수한 것을 확인 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.347.2-347.2
• /
• 2014

최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 Thin-Film-Transistor 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 이러한 점을 극복하기 위해 본 연구에서는 간단하고, 낮은 제조비용과 대면적의 박막 증착이 가능한 용액공정을 통하여 박막 트랜지스터를 제작하였으며 thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 spin coater을 이용하여 Al-Zn-Sn-O 박막을 형성하였다. 그리고, baking 과정으로 $180^{\circ}C$의 온도에서 10분 동안의 열처리를 실시하였다. 연속해서 Photolithography 공정과 BOE (30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 Junctionless TFT 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화 된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 $500^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave 장비를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 15분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 비슷한 특성을 내는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.206.2-206.2
• /
• 2015

최근 비정질 산화물 반도체 thin film transistor(TFT)는 차세대 투명 디스플레이로 많은 관심을 받고 있으며 활발한 연구가 진행되고 있다. 산화물 반도체 TFT는 기존의 비정질 실리콘 반도체에 비하여 큰 on/off 전류비, 높은 이동도 그리고 낮은 구동전압으로 인하여 차세대 투명 디스플레이 산업에 적용 가능하다는 장점이 있다. 한편 기존의 sputter나 evaporator를 이용한 증착 방식은 우수한 막의 특성에도 불구하고 많은 시간과 제작비용이 든다는 단점을 가지고 있다. 따라서 본 연구에서는 별도의 고진공 시스템이 필요하지 않을 뿐만 아니라 대면적화에도 유리한 용액공정 방식을 이용하여 박막 트렌지스터를 제작하였으며 thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화 하였다. 제작된 박막 트렌지스터는 p-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 spin coater을 이용하여 Al-Zn-Sn-O 박막을 형성하였다. 연속해서 photolithography 공정과 BOE (30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 Pseudo-MOS FET구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성평가가 용이하다는 장점을 가지고 있다. 그 결과, microwave를 통해 열처리한 소자는 100oC 이하의 낮은 열처리 온도에도 불구하고 furnace를 이용하여 열처리한 소자와 비교하여 subthreshold swing(SS), Ion/off ratio, field-effectmobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.207.2-207.2
• /
• 2015

차세대 디스플레이 소자로서 TAOS TFT (transparent amorphous oxide semiconductor Thin Film Transistor)가 주목 받고 있다. 또한, 최근에는 값 비싼 전자 제품을 저렴하고 간단히 처분 할 수 있는 시스템으로 대신 하는 연구가 진행되고 있다. 그중, cellulose-fiber에 전기적 시스템을 포함시키는 e-paper에 대한 관심이 활발하다. cellulose fiber는 가볍고 깨지지 않으며 휘는 성질을 가지고 있다. 가격도 저렴하고 가공이여 용이하여 차세대 기판의 재료로서 주목받고 있다. 하지만, cellulose-fiber 위에는 고온의 열처리공정과 고품질 박막 성장이 어려워서 TFT 제작에 어려움을 겪고 있다. 이러한 문제를 해결하기 위해서 산화물 반도체를 이용하여 TFT를 제작한 사례가 보고되고 있다. 또한, 채널 물질 뿐만 아니라 cellulose fiber에도 다른 물질을 첨가하거나 증착하여 전기적 화학적 특성을 개선시킨 사례도 많이 보고되고 있다. 본 연구에서는 가장 저품질의 용지로 알려진 신문지와 A4용지를 gate dielectric을 이용하여서 a-IGZO TFT를 제작하였다. 하지만, cellulose fiber로 만들어진 TFT의 경우에는 고온의 열처리가 불가능 하다. 따라서 저온에서 높을 효율은 보이는 microwave energy를 이용하여 열처리를 진행하였다. 추가적으로 저품질의 종이의 특성을 개선시키기 위해서 high-k metal-oxide solution precursor를 첨가 하여 TFT의 특성을 개선시켰다. 결과적으로 cellulose fiber에 metal-oxide solution precursor을 첨가하는 공정과 micro wave를 조사하는 방법을 사용하여 100도 이하에서 cellulose fiber를 저렴하고 우수한 성능의 TFT를 제작에 성공하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.300.1-300.1
• /
• 2014

유기물 박막에 나노입자가 분포되어 있는 나노복합체를 이용한 전자 소자는 낮은 소비 전력, 낮은 공정 가격, 그리고 높은 기계적 휘어짐이 가능하기에 차세대 전자 소자로 많은 연구가 진행되고 있다. 친환경 소자를 지향하는 현대 기술에서 환경 친화적 코어-쉘 구조의 나노입자를 이용한 나노복합체는 차세대 전자 소자 중 비휘발성 메모리 소자 연구에서 뛰어난 소자 성능을 보여주고 있어 큰 관심을 받고 있으나 코어-쉘 나노입자를 이용한 비휘발성 메모리 소자의 쉘의 유무에 따른 전도도 특성 및 전하수송 메커니즘 연구는 아직 미미한 실정이다. 본 연구에서는, indium-tin-oxide가 코팅된 polyethylene terephthalate 기판 위에 CuInS2 (CIS)-ZnS 친환경 코어-쉘 나노입자가 poly (methylmethacrylate) (PMMA) 안에 분산된 박막을 이용한 비휘발성 메모리 소자를 제작하여 ZnS 쉘이 전기적 전도도에 미치는 영향을 관찰 하였다. CIS-ZnS 코어-쉘 나노입자에서 ZnS 쉘이 없어도 메모리 소자의 전류-전압 특성에서는 높은 전도도 (ON)와 낮은 전도도 (OFF) 상태가 존재하는 전류 쌍안정성 동작을 보이지만, ZnS 쉘의 유무에 따라 ON/OFF 비율 차이를 보여 전도도 특성이 다름을 관측 하였다. 반복된 전계적 스트레스에 의한 전도도 상태 유지 능력 측정을 수행하여 ZnS 쉘의 유무에 따른 소자의 전도도 안정성 능력을 관측하였다. 측정된 전기적 특성을 기반으로 PMMA 박막 안에 분산된 CIS-ZnS 코어-쉘 나노입자를 이용한 비휘발성 메모리 소자에서 ZnS 쉘의 따른 전도도 특성 및 전하수송 메커니즘 특성을 설명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.107-107
• /
• 2000

최근 반도체 소자의 고집적화 및 대용량화의 경향에 다라 MOSFET 소자 제작에 이동되는 게이트 산화막의 두께가 수 nm 정도까지 점점 얇아지는 추세이고 Giga-DRAM급 차세대 UNSI소자를 제작하기 위해 5nm이하의 게이트 절연막이 요구된다. 이런 절연막의 두께감소는 게이트 정전용량을 증가시켜 트랜지스터의 속도를 빠르게 하며, 동시에 저전압동작을 가능하게 하기 때문에 게이트 산화막의 두께는 MOS공정세대가 진행되어감에 따라 계속 감소할 것이다. 따라서 절연막 두께는 소자의 동작 특성을 결정하는 중요한 요소이므로 이에 대한 정확한 평가 방법의 확보는 공정 control 측면에서 필수적이다. 그러나, 절연막의 두께가 작아지면서 게이트 산화막과 crystalline siliconrksm이 계면효과가 박막의 두께에 심각한 영향을 주기 때문에 정확한 두께 계측이 어렵고 계측방법에 따라서 두께 계측의 차이가 난다. 따라서 차세대 반도체 소자의 개발 및 양산 체계를 확립하기 위해서는 산화막의 두께가 10nm보다 작은 1nm-5nm 수준의 박막 시료에 대한 두께 계측 방법이 확립이 되어야 한다. 따라서, 본 연구에서는 습식 산화 공정으로 제작된 3nm-7nm 의 게이트 절연막을 현재까지 알려진 다양한 두께 평가방법을 비교 연구하였다. 절연막을 MEIS (Medim Energy Ion Scattering), 0.015nm의 고감도를 가지는 SE (Spectroscopic Ellipsometry), XPS, 고분해능 전자현미경 (TEM)을 이용하여 측정 비교하였다. 또한 polysilicon gate를 가지는 MOS capacitor를 제작하여 소자의 Capacitance-Voltage 및 Current-Voltage를 측정하여 절연막 두께를 계산하여 가장 좋은 두께 계측 방법을 찾고자 한다.다. 마이크로스트립 링 공진기는 링의 원주길이가 전자기파 파장길이의 정수배가 되면 공진이 일어나는 구조이다. Fused quartz를 기판으로 하여 증착압력을 변수로 하여 TiO2 박막을 증착하였다. 그리고 그 위에 은 (silver)을 사용하여 링 패턴을 형성하였다. 이와 같이 공진기를 제작하여 network analyzer (HP 8510C)로 마이크로파 대역에서의 공진특서을 측정하였다. 공진특성으로부터 전체 품질계수와 유효유전율, 그리고 TiO2 박막의 품질계수를 얻어내었다. 측정결과 rutile에서 anatase로 박막의 상이 변할수록 유전율은 감소하고 유전손실은 증가하는 결과를 나타내었다.의 성장률이 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 줄어들어 성장률이 Silane가스량에 의해 지배됨을 볼 수 있다. UV-VIS spectrophotometer에 의한 비정질 SiC 박막의 투과도와 파장과의 관계에 있어 유리를 기판으로 사용했으므로 유리의투과도를 감안했으며, 유리에 대한 상대적인 비율 관계로 투과도를 나타냈었다. 또한 비저질 SiC 박막의 흡수계수는 Ellipsometry에 의해 측정된 Δ과 Ψ값을 이용하여 시뮬레이션한 결과로 비정질 SiC 박막의 두께를 이용하여 구하였다. 또한 Tauc Plot을 통해 박막의 optical band gap을 2.6~3.7eV로 조절할 수 있었다. 20$0^{\circ}C$이상으로 증가시켜도 광투과율은 큰 변화를 나타내지 않았다.부터 전분-지질복합제의 형성 촉진이 시사되었다.이것으로 인하여 호화억제에 의한 노화 방지효과가 기대되었지만 실제로 빵의 노화는 현저히 진행되었다

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.350-350
• /
• 2011

ZnO는 II-VI족 화합물 반도체로서 3.37 ev의 band gap energy와 60 mv의 exciton binding energy를 가지며 차세대 소자로 다양한 분야에서 연구되어지고 있다. ZnO 박막과는 다르게 ZnO nano structure는 효율성과 특성 향상의 이점으로 태양전지와 투명전극 소자에 많은 연구가 되고 있으며 UV 레이저, 가스센서, LED, 압전소자, Field Emitting Transistor (FET) 등 다양한 응용분야에서 연구되고 있다. 본 연구에서는 유리 기판 위에 RF Magnetron sputtering법을 이용해 ZnO buffer layer를 다양한 두께(~1,000${\AA}$)로 증착한 뒤, Zn powder (99.99%)를 지름 2inch 석영관 안에 넣어 Thermal furnace장비를 이용하여 Thermal Evaporation법으로 약 500$^{\circ}C$에서 30분 동안 촉매 없이 성장 하였다. 수직성장된 ZnO 나노 구조체의 특성을 전계방출주사전자현미경(SEM), X-선 회절패턴(XRD), UV-spectra를 이용하여 분석하였다. SEM 분석을 통하여 ZnO buffer layer위에 성장된 ZnO 나노 구조체는 직경이 약 ~50 nm, 길이가 ~2 um까지 성장을 보였으며, XRD 측정결과, ZnO 우선 성장 방향(002)을 확인하였다. 두 가지 측정을 통하여 ZnO buffer layer의 유무에 따라 성장 특성이 향상되었음을 확인하였으며, 이는 buffer layer가 seed 역할을 한 것으로 사료된다. UV-spectra 측정을 통하여 가시광 영역(400~780 nm)에서 60%대의 투과도를 보여 가시광 영역에서 투명성을 요구하는 전자 소자 및 광소자 등에 적용 가능성을 확인하였다. 이 연구를 통하여 우수한 투과도를 가지며 유리 기판위에 수직성장된 ZnO 나노구조체는 태양전지와 플렉서블 디스플레이 등 다양한 활용 분야를 제시할 수 있다.