• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.357-358
• /
• 2012

본 논문에서는 3-레벨 모듈을 이용하여 커뮤테이션 문제를 해결한 교류 쵸퍼를 제안한다. 제안된 컨버터는 두 개의 스위치 및 두 개의 다이오드를 내장한 3-레벨 전력 스위치 모듈과 직류 스너버 회로로 구성됨으로써 커뮤테이션 문제를 해결한다. 또한, 3-레벨 모듈을 이용함으로써 스위치의 전압 스트레스를 감소 시킨다. 제안된 컨버터는 회로 구현이 용이하며, 입력 전압의 극성에 따라 스위치를 제어함으로써 간단한 스위칭 제어 알고리즘을 가진다. 본 논문에서는 제안된 회로의 이론적 해석을 시뮬레이션을 통해 검증한다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.305-306
• /
• 2015

기존 소용량 전원 장치의 경우, Primary 측에 단상 AC 전압 평활을 위한 고압 전해 커패시터가 사용되는 것이 일반적이다. 이러한 전해 커패시터는 회로의 전체적인 부피를 키우고 제작 단가를 증가시킨다. 뿐만 아니라, 전원 열악 지역(인도향 제품 등)과 같이 300Vac 이상의 전압 한계치를 갖는 경우에는 전해 커패시터 파열에 의한 회로의 손상을 야기할 수 있다. 본 논문에서는 고압 DC 평활 커패시터를 삭제한 소용량 전원 장치 구현 방안을 제안한다. 제안 방식은 고전압 전해 커패시터의 삭제와 스위치 내장형 IC를 채용함으로써 소형화 및 원가 저감이 가능하며, 동시에 불안정한 입력 전원에도 전해 커패시터 파열에 의한 회로 손상을 막을 수 있다. 본 논문에서는 절연형 Flyback 컨버터를 이용하여, 이론적 특성 분석과 5W급 시작품을 통한 실험적 분석을 통해 그 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.191-192
• /
• 2015

본 논문은 고승압 컨버터의 고밀도화를 위해 Boundary Conduction Mode(BCM)로 동작하는 고주파 전압 클램프 탭 인덕터 부스트 컨버터를 제안한다. 제안된 회로는 모든 반도체 소자가 특정 전압에 클램프 되므로 기존 고승압 탭 인덕터 부스트 컨버터에 비해 손실 스너버가 없어 고효율에 유리하고 전압 스트레스가 낮은 장점을 갖는다. 또한 BCM 동작으로 인해 영전압 스위칭이 보장될 뿐만 아니라 전압 클램프 탭 인덕터에 의해 다이오드 역회복 문제를 해결할 수 있어 1MHz의 고주파 구동이 가능하다. 따라서 전원회로에서 큰 부피를 차지하는 리액티브 소자의 사이즈를 대폭 감소시킬 수 있어 고밀도 전원회로의 구현이 가능한 강점을 갖는다. 제안 회로의 타당성 검증을 위하여 이론적인 분석과 LED TV Backlight 구동용 20W급 시작품의 실험 결과를 제시한다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.415-416
• /
• 2012

본 논문에서는 저가격형 PoE(Power over Ethernet)를 위한 새로운 부하분담기법을 적용한 스위칭 전원 회로를 제안한다. 기존의 PoE 전원회로는 Ethernet 채널 당 제한된 전력용량으로 인해 보다 큰 전력이 요구될 경우 채널별 DC/DC컨버터의 출력을 서로 병렬 접속하여 사용하고 있으며 각 채널별 부하를 동일하게 분담하기 위해 부하분담 IC 및 부가회로가 추가됨에 따라 회로 구조가 복잡하고 부피가 증대되는 단점이 있다. 제안된 PoE 전원회로는 이러한 문제를 해결하기 위해 병렬 연결된 채널 간 부하분담을 별도의 부가회로 없이 일정하게 제어할 수 있다. 제안 회로의 타당성 검증을 위해 이론적 분석 및 50W 급 시작품 제작을 통한 실험결과를 제시한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.151-153
• /
• 2020

PFC( Power Factor Corrector)회로의 목적은 입력전류의 역률 개선을 목적으로 널리 사용되고 있다. 그리고 입/출력 파워의 균형을 위해 대용량의 출력Cap이 사용되며 주로 전해액이 포함된 부품을 사용한다. 그러나 사용 되는 전해Cap은 AC-DC 변환회로의 수명시간을 결정지으며 이를 사용하는 전자제품의 전체 수명을 반영하게 된다. 본 연구는 출력Cap용량을 최소와시키며 이를 대체 할 수 있는 Film Cap을 사용하여 제품의 전체 수명시간을 개선시키는데 목적이 있으며 다이나믹 특성의 부하와 서지성 낙뢰 및 과전압 대책에 대한 해결방안을 실제 시스템에서 구현하고자 한다. 또한 입력 서지 및 다이나믹 부하에 대한 개선 회로를 확인하고 이론적 결과는 200W LED TV에서 검증한다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.26 no.2
• /
• pp.119-126
• /
• 2015

The information about noise parameters is essential in the design of low noise amplifier. In the past, the noise parameters were measured using an impedance tuner and noise figure analyzer. Recently, the authors proposed the method of measuring the noise parameters using the 8-port network without the aid of the mechanically driven impedance tuner. However, the 8-port method still requires the noise source and causes the complexity in the measurements. In this paper, a novel measurement method of the noise parameters without the noise source using 6-port network is proposed. Based on the proposed 6-port method, the noise parameters of 10 dB attenuator whose noise parameters can be theoretically determined were measured and the measured noise parameters are compared with those measured using the previous 8-port network method. As a result, the accuracy of the measured noise parameters using 6-port network is found to be comparable to the previous 8-port network method.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.214-215
• /
• 2011

RF 플라즈마의 경우 일반적인 싱글 랑뮤어 프루브를 사용하여 I-V 파형을 구하는 경우에, 우리는 시평균한 값만을 구할 수 있다. 일반적인 플라즈마 반응 챔버의 구조상, 양 전극의 크기가 다르기 때문에, 시간에 따라 진동하는 플라즈마 포텐셜의 형태는 정확한 사인파의 형태가 아니다. 그렇기 때문에 플라즈마 포텐셜에 따라서 진동하는 데이터를 시평균한 값에는 DC 오프셋 성분이 나타난다. 이러한 DC 오프셋값은 랑뮤어 프루브를 통한 플라즈마 포텐셜 측정시에 오차로 나타난다. 우리는 DC 오프셋에 의한 에러값을 보정하기 위해 멀티 프루브를 사용할 수 있다. 가장 흔하게 쓰이는 듀얼 랑뮤어 프루브의 경우를 살펴보면, 내부의 전원이 플로팅되어 있으며 전압인가를 위한 회로 또한 접지에서 절연되어 있기 때문에, 플라즈마 포텐셜이 시간에 따라 흔들려도 전체적인 전위가 플라즈마 포텐셜과 함께 움직이기 때문에, 앞에서 말한 DC 오프셋에 의한 오차를 줄일 수있다는 장점이 있다. 그러나, 이를 위하여는 회로의 절대적인 플로팅이 필요하지만 실제 듀얼 랑뮤어 프루브의 전원 회로를 구현시에는, 트랜스포머 등을 사용하여 회로를 절연시켜도 회로에 기생적으로 발생하는 콘덴서 성분 때문에 플로팅에 영향을 받을 수 있다. 또한 양극과 음극 사이의 내부 임피던스가 다르게 나타난다. 실제로 기존의 듀얼 랑뮤어를 가지고 RF 플라즈마를 측정할 때에, 듀얼 랑뮤어 프루브의 두 팁 간에 서로 다른 전압-전류 파형이 나타나곤 한다. 이러한 두 팁간의 전압-전류 파형의 차이는 두 팁이 물리적으로 완전히 동일한 구조를 가질 수 없기 때문에 발생 하기도 하지만, 위에서 밝힌 원인에 의해서도 발생한다. 이로 인하여 듀얼 랑뮤어 프루브에 의한 I-V 파형은 이론 상 원점을 대칭으로 한 기함수의 형태이어야 하는데, 실제 측정 결과를 보면 이러한 대칭 형태의 모양을 보기 힘들다. 우리는 이에 이를 보정하기 위하여 위상이 180도 차이가 나는 두 개의 삼각파 발생 전원을 각각 듀얼 랑뮤어 프루브의 양 팁에 인가하여 두 팁 간의 내부 저항과 기생 임피던스 등을 일치시킨 프루브를 디자인하였으며 이 프루브를 이용한 실험에서, 비교적 완벽하게 원점에 대하여 대칭하는 I-V 커브를 구할 수 있었다. 이에 이 논문에서는 새로운 회로와 이 회로로 이루어진 듀얼 랑뮤어 프루브를 사용하여 플라즈마를 진단하는 방법에 대하여 기술한다.

• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.72-74
• /
• 2018

기존 자동차 및 트럭용 Jump Starter의 경우, 일반적인 자동차용 납축전지를 이용하여 사용하기 때문에 부피와 무게가 매우 커 휴대성이 어렵고, 고가의 제품군으로 형성되어 있어 일반 운전자들은 구입 및 사용하기 어려운 문제가 있다. 또한 리튬배터리를 이용한 Jump Starter의 경우, 부피는 줄었지만 원가가 매우 비싸고 주기적으로 충전을 하여 휴대해야하기 때문에 이용성에 불편함이 있고 실제 트럭이나 버스 같은 대용량 배터리는 Jump Starter가 구동을 하지 못하는 문제점이 있다. 본 논문은 자동차 및 트럭용 Jump Starter의 부피 및 원가를 최소화하면서 일반 운전자들도 휴대 가능한 편리성을 높이며, 대형트럭도 적용 가능한 건전지와 Super Capacitor를 이용한 초소형 저가형 Jump Starter 회로를 제안한다. 기존의 Jump Starter는 납축전지나 리튬전지를 사용하기 때문에, 전체적인 회로의 부피가 크고 무거우며 전체 제품의 원가가 증가하여 제품성이 떨어지는 단점이 있다. 또한 리튬전지를 사용하게 되면 주기적으로 충전을 해야 하기 때문에 소비자가 휴대 및 이용하기에 불편한 문제점도 있다. 반면 제안된 회로는 일반 소모용 건전지로도 Jump Starter 회로 구동이 가능하기 때문에, 운전자의 휴대성이 간편하고 언제 어디서든 소모용 건전지를 구매할 수 있기 때문에 운전자의 휴대성과 이용성이 매우 우수하다. 또한 순간적인 방전이 가능한 Super Capacitor를 이용하여 전체적인 회로의 부피 및 제품의 원가를 최소화 할수 있는 장점을 갖는다. 본 논문에서는 제안된 회로이 이론적인 특성을 분석하고 모의실험을 통해 확인하였으며, 실제 방전된 배터리 및 대형버스에 적용하여 실험을 통해 우수성을 검증하였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.10
• /
• pp.1275-1283
• /
• 1999

본 논문은 CMOS 디지털 회로에서의 전력 소모의 주원인인 신호의 천이중에서 회로의 동작에 직접적인 영향을 미치지 않는 불필요한 신호의 천이인 글리치를 줄이기 위한 효율적인 알고리즘을 제시한다. 제안된 알고리즘은 회로의 지연 증가 없이 게이트 사이징과 버퍼 삽입에 의해 경로 균등(path balancing)을 이룸으로써 글리치를 감소시킨다. 경로 균등화를 위하여 먼저 게이트 사이징을 통해 글리치의 감소와 동시에, 게이트 크기의 최적화를 통해 회로 전체의 캐패시턴스까지 줄일 수 있으며, 게이트 사이징 만으로 경로 균등화가 이루어지지 않을 경우 버퍼 삽입으로 경로 균등화를 이루게 된다. 버퍼 자체에 의한 전력 소모 증가보다 글리치 감소에 의한 전력 감소가 큰 버퍼를 선택하여 삽입한다. 이때 버퍼 삽입에 의한 전력 감소는 다른 버퍼의 삽입 상태에 따라 크게 달라질 수 있어 ILP (Integer Linear Program)를 이용하여 적은 버퍼 삽입으로 전력 감소를 최대화 할 수 있는 저전력 설계 시스템을 구현하였다. 제안된 알고리즘은 LGSynth91 벤치마크 회로에 대한 테스트 결과 회로의 지연 증가 없이 평균적으로 30.4%의 전력 감소를 얻을 수 있었다.Abstract This paper presents an efficient algorithm for reducing glitches caused by spurious transitions in CMOS logic circuits. The proposed algorithm reduces glitches by achieving path balancing through gate sizing and buffer insertion. The gate sizing technique reduces not only glitches but also effective capacitance in the circuit. In the proposed algorithm, the buffers are inserted between the gates where power reduction achieved by glitch reduction is larger than the additional power consumed by the inserted buffers. To determine the location of buffer insertion, ILP (Integer Linear Program) has been employed in the proposed system. The proposed algorithm has been tested on LGSynth91 benchmark circuits. Experimental results show an average of 30.4% power reduction.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.6 s.348
• /
• pp.1-8
• /
• 2006

In this paper, we designed a pixel circuit for AMOLED display based on organic thin film transistors and analyzed the operation with SPICE simulation. First, we theoretically designed the pixel circuit with the result of layout for fabricating $32\times32$ AMOLED panel, TFT W/L and capacitance of storage capacitor. And we simulated the designed pixel circuit using HSPICE for analyzing electrical performance. As a result of simulation, we identified the possibility of AMOLED display based on OTFTs.