• 제목/요약/키워드: 학교단위블럭

검색결과 3건 처리시간 0.018초

택지개발사업의 쾌적성을 위한 단계별 학교입지 결정조건에 관한 연구 (A Study on School Location decision Factor of Step-by-step urban Housing-land development for Amenity)

  • 김형돈
    • 교육녹색환경연구
    • /
    • 제12권2호
    • /
    • pp.31-42
    • /
    • 2013
  • The purpose of this study was to analyze the school location decision factor with land use planning and urban design. And this research proposed the school location decision factor for urban amenity. This research proved the fact that the school land correlated with the park, the other school land etc. And this result will be used in decision-making-process of land use planning, public land development construction oriental, urban design and city policy.

도시 물순환개선을 위한 빗물관리시설의 효과분석 (Effect Analysis of Rainwater Management Facility for Improving Urban Water Cycle)

  • 박성천;곽필정;임옥근;김종오
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2016년도 학술발표회
    • /
    • pp.482-486
    • /
    • 2016
  • 광주광역시 도심유역의 14개 단위유역(영본B02~영본B25)으로 면적 $501.19km^2$ 중 약 42%에 해당하는 $211.86km^2$을 대상유역으로 분산식 빗물관리에 의한 물순환 체계를 구축하였다. 지목별 저감대상 면적은 대지, 창고, 공장용지는 전체면적의 15%, 주유소, 학교, 잡종지, 종교용지, 주차장은 5%, 도로는 10%를 적용하여 저감대상 산출면적은 $9.1km^2$로 설정하였으며, 초기강우 10mm에 대한 초기강우유출량 $90,885m^2$이 발생하며 이는 각 단위유역의 토지이용별로 침투통, 침투측구, 침투화분, 침투도랑, 수목여과박스, 식생수로, 빗물저금통, 투수블럭의 8개 시설에 의해 침투 및 저류하는 것을 제안하였으며, 또한, 본 연구의 대상유역에서 발생하는 비점오염원 발생부하량은 8,439.16kg/일으로 그 중 2.4%에 해당하는 210.186kg/일이 본 연구에서 제안한 빗물 관리시설에 의해서 삭감되는 것으로 분석되었다. 또한, 빗물관리시설의 총 투자비용은 약 322억원이며, 효과 비용은 343억원으로 산정되었다.

  • PDF

IDEA 알고리즘을 이용한 고속 암호 VLSI 설계 (A Design of the High-Speed Cipher VLSI Using IDEA Algorithm)

  • 이행우;최광진
    • 정보보호학회논문지
    • /
    • 제11권1호
    • /
    • pp.64-72
    • /
    • 2001
  • 본 논문은 IDEA 알고리즘을 사용한 고속 암호 IC의 설계에 관한 것이다. IDEA 알고리즘을 회로로 구현하기 위하여 전체 회로를 6개의 주요 기능블럭으로 분할하여 설계하였다. 주요 블록으로 암호키 및 복호키 생성부, 입력 데이터 처리부, 암호화 처리부, 출력 데이터 처리부, 그리고 동작모드 제어부 등이 있나. 서브키 생성회로는 연간속도보다 회로면적을 축소시키는 방향으로 설계한 반면, 암호화 처리부는 회로면적보다 연산속도를 증가시키는 방향으로 설계목표를 정했다. 따라서 반복연산에 적합한 파이프라인 구조와 연간속도를 향상시키는 모듈라 승산기를 채택하였다. 특히, 많은 연산시간이 소요되는 모듈라 승산기는 연산속도를 증가시키기 위하여 캐리선택 가산기 및 modified Booth 승 산 알고리즘을 사용하여 한 클럭에 동작하도록 설계하였다. 또한, 입력 데이터 처리부는 데이터를 동작모드에 따라 8-bit, 167-bit 32-bit 단위로 받아들이기 위하여 데이터 버퍼가 8-bit, 16-bit, 32-bit 씩 이동할 수 있도록 하였다. 0.25$\mu\textrm{m}$ 공장기술을 사용하여 시뮬레이션한 결과, 이 IC는 큰 면적을 요구하지 않으면서도 1Gbps 이상의 throughput을 달성하였으며, 회로구현에 약 12,000gates가 소요되었다.