• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.331-336
• /
• 2008

최근 플래시 메모리에 기반을 둔 임베디드 시스템의 사용이 급증하고 있다. 이러한 내장형 시스템은 일반적으로 빠른 부팅시간을 제공해야 한다. 하지만 부팅 과정에서 플래시 메모리용 파일 시스템을 초기화하는 마운트 시간은 요구되는 빠른 부팅 시간에 비해 비교적 긴 시간을 요구하며, 이는 플래시 메모리의 크기에 따라 증가하게 된다. 따라서 플래시 메모리용 파일 시스템의 마운트 시간은 내장형 컴퓨터 시스템의 부팅 시간을 지연시키는 가장 큰 요인이 될 것이다. 즉 이를 개선하기 위한 빠른 마운트 기법에 대한 연구가 요구되어진다. 본 논문은 이 점에 초점을 맞추어 플래시 메모리용 파일 시스템의 빠른 마운트 기법을 제안한다. 전체 메모리상에 저장되는 로그 데이터를 언마운트 시점에 플래시 메모리의 특정 영역에 저장해 두었다가 마운트 시점에 다시 읽어 들이는 방법을 사용하여, 로그 데이터를 구성하기 위해 플래시 메모리 전체를 스캔하는 것을 피할 수 있다. 즉 최소한의 메타데이터만을 스캔함으로써 고속으로 마운트를 수행할 수 있게 된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06c
• /
• pp.77-79
• /
• 2011

최근 플래시 메모리가 디지털 기기의 저장장치로 많이 사용되면서 범죄와 관련하여 중요 증거나 단서가 디지털 기기 내에 저장되는 경우가 많아지고 있다. 이러한 현상은 플래시 메모리에 저장된 데이터는 디지털 포렌식 수사에 도움이 될 가능성이 있기 때문에 와이핑 툴(Wiping Tool)을 사용하여 저장된 데이터를 영구 삭제하게 된다. 플래시 메모리는 덮어쓰기가 불가능하기 때문에 와이핑(Wiping) 되어도 이전 데이터가 남아있는 특성이 있다. 이전 데이터를 복구하기 위해서는 기존 하드디스크 기반의 복구기법으로는 복구하기 어렵다. 최근 연구된 플래시 메모리 복구기법은 메타정보의 의존도가 높은 문제가 있다. 그래서 기존 플래시 메모리 복구기법을 보완하여 플래시 메모리 특성을 이용한 다른 방식의 연구가 필요하다. 본 기법은 플래시 메모리에 데이터 와이프로 삭제된 파일을 검색하고, 검증 절차를 거쳐 파일을 복구하는 기법을 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.04a
• /
• pp.31-32
• /
• 2016

최근 소형 임베디드 시스템에서 고사양 컴퓨터 시스템까지 저장매체로 낸드 플래시 메모리를 채택하고 있다. 낸드 플래시는 물리적 성질로 인해 비트 오류가 발생하며 저장매체로써의 신뢰성이 부각되고 있다. 낸드 플래시 연구를 위해 낸드 플래시 하드웨어로 실험 환경을 구성할 경우 다른 종류의 낸드 플래시 하드웨어를 테스트하려면 전체 실험 환경을 수정해야 하는 번거로움이 발생한다. 본 논문은 실제 낸드 플래시의 비트 오류율(Bit Error Rate : BER)을 수집하여 비트 오류 발생 모델을 구축하였고 리눅스 커널의 낸드 플래시 시뮬레이터인 NANDSim에서 가상으로 생성한 낸드 플래시 종류에 따라 비트 오류율을 적용하여 소프트웨어적 실험 환경을 구성하였다.

• Digital Contents
• /
• no.6 s.133
• /
• pp.140-144
• /
• 2004

RIA 시장에서 플래시가 갖는 장점들은 앞선 2회에 걸쳐서 언급했으며, 이제는 시대 변화에 따른 하나의 흐름으로서의 국내 플래시 RIA 구축사례를 살펴보고 앞으로 어떤 방향으로 개발과 투자가 일어나야 하는지 생각해보자.

• Journal of KIISE:Computer Systems and Theory
• /
• v.34 no.12
• /
• pp.683-695
• /
• 2007

NAND flash memory-based file systems cannot store their system-related information in the file system due to wear-leveling of NAND flash memory. This forces NAND flash memory-based file systems to scan the whole flash memory during their mounts. The mount time usually increases linearly according to the size of and the usage pattern of the flash memory. NAND flash memory has been widely used as the storage medium of mobile devices. Due to the fact that mobile devices have unstable power supply, the file system for NAND flash memory requires stable recovery mechanism from power failure. In this paper, we present design and implementation of a new NAND flash memory-based file system that provides fast mount and enhanced stability. Our file system mounts 19 times faster than JFFS2's and 2 times faster than YAFFS's. The stability of our file system is also shown to be equivalent to that of JFFS2.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.200.2-200.2
• /
• 2015

모바일 기기의 성장세로 인해 낸드 플래시 메모리에 대한 수요가 급격히 증가하면서 높은 집적도의 소자에 대한 요구가 커지고 있다. 그러나 소자의 크기가 작아지면서 비례 축소로 인한 게이트 누설 전류, 셀간 간섭, 단 채널 효과 등과 같은 문제들이 발생한다. 이에 따라 제한된 공간에서의 coupling ratio값이 증가해야 하는 문제가 주목 받으면서 얇은 절연층에 대한 많은 연구가 진행되고 있다. 본 연구에서는 절연층 구조를 비대칭으로 사용한 낸드 플래시 메모리의 누설전류의 변화와 coupling ratio값의 변화를 관찰하였다. 비대칭 절연층 구조를 가지는 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 메모리 소자가 각 셀 간의 절연층을 가질 때 낮은 셀 간 간섭과 높은 coupling ratio 값을 가진다. 절연층의 구조 높이와 방향의 두께가 증가 할수록 게이트 누설 전류의 값이 크게 줄어들었다. 또한 비대칭 절연층 구조의 플래시 메모리에서 플로팅 게이트의 on-current 레벨과 전위 값이 기존의 플래시 메모리에 비해 크게 나타나는 시뮬레이션 결과값을 관찰하였다. 비대칭 절연층 구조를 가지는 플래시 메모리는 게이트 누설 전류에 영향을 미치는 절연층 주위의 전기장의 값이 기존 구조에 비해 약 30% 감소하였고 같은 프로그램 동작 전압에서 플로팅 게이트에 주입되는 전하의 양 또한 증가하였다. 이 연구 결과는 낸드 플래시 메모리 소자에서 게이트 누설 전류 문제를 감소시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• The KIPS Transactions:PartA
• /
• v.12A no.7 s.97
• /
• pp.621-626
• /
• 2005

Recently, flash memory is widely used in various embedded applications since it has many advantages in terms of non-volatility, fast access speed, shock resistance, and low power consumption. However, it requires a software layer called FTL(Flash Translation Layer) due to its hardware characteristics. We present a new FTL algorithm named LSTAFF(Large State Transition Applied Fast flash Translation Layer) which is designed for large block flash memory The presented LSTAFF is adjusted to flash memory with pages which are larger than operating system data sector sizes and we provide performance results based on our implementation of LSTAFF and previous FTL algorithms using a flash simulator.

• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.7
• /
• pp.789-793
• /
• 2010

Recently, flash memory-based non-volatile cache (NVC) is emerging as an effective solution to enhance both I/O performance and energy consumption of storage systems. To get significant performance and energy gains by NVC, it would be better to use multi-level-cell (MLC) flash memories since it can provide a large capacity of NVC with low cost. However, the number of available program/erase cycles of MLC flash memory is smaller than that of single-level-cell (SLC) flash memory limiting the lifespan of NVC. To overcome such a limitation, SLC/MLC combined flash memory is a promising solution for NVC. In this paper, we propose an effective management scheme for heterogeneous SLC and MLC regions of the combined flash memory.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11b
• /
• pp.172-174
• /
• 2005

플래시 메모리는 오늘날 다양한 형태로 우리 생활의 일부를 차지하고 있다. 휴대 전화기, MP3 플레이에, PDA등과 같은 모바일제품, 이동식 저장매체, 유비쿼터스 컴퓨팅 환경 등에 광범위하게 활용되고 있다. 이처럼 많은 분야에서 사용되는 주된 이유는 플래시 메모리의 장점인 저전력 비휘발성, 고성능, 물리적 안정성, 휴대성을 갖기 때문이다. 더불어 최근에는 Gb급 플래시 메모리도 개발되어 하드디스크의 자리를 대체할 수 있는 상황에 이르렀다. 하지만, 플래시 메모리는 하드디스크와 달리 이미 데이터가 기록된 블록에 대해 덮어쓰기(overwrite)가 되지 않는다는 특성을 갖고 있다. 덮어쓰기 위해서는 해당 블록을 지우고(즉, 소거(erase)) 쓰기 작업을 수행해야 한다. 이로 인해 플래시 메모리의 데이터 읽기/쓰기/소거에 비용이 하드 디스크와 같이 동일한 것이 아니라 서로 다르다(읽기 비용을 1로 가정할 경우 쓰기와 소거는 각각 8, 65)[1][5][6]. 따라서 OS, DBMS 등과 같은 시스템 소프트웨어에서 사용된 기존 버퍼 교체 기법은 플래시 메모리의 특성이 고려되지 않았기 때문에 플래시 메모리의 특성을 고려한 효율적인 버퍼 교체기법이 필요하다. 본 논문에서는 플래시 메모리의 서로 다른 연산 비용 고려한 새로운 버퍼 교체 기법을 제안한다.