• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.44 no.7 s.361
• /
• pp.112-121
• /
• 2007

In this paper, we propose a new checkpointing strategy for dual modular redundancy real-time systems. For every checkpoints the execution results from two processors, and the result saved in the previous checkpoint are compared to detect faults. We devised an operation algorithm in chectpoints to recover from transient faults as well as permanent faults. We also develop a Markov model for the optimization of the proposed checkpointing strategy. The probability of successful task execution within its deadline is derived from the Markov model. The optimal number of checkpoints is the checkpoints which makes the successful probability maximum.

• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.7
• /
• pp.665-674
• /
• 2000

In data parallel programs incurring high cache locality, the choice of grain sizes affects cache performance. Though the grain sizes chosen provide fair load balance among processors, the grain sizes that ignore underlying caching effect result in address interferences between grains allocated to a processor. These address interferences appear to have a negative impact on the cache locality, since they result in cache conflict misses. To address this problem, we propose a best grain size driven from a cache size and the number of processors based on direct mapped cache's characteristic. Since the proposed method does not map the grains to the same location in the cache, cache conflict misses are reduced. Simulation results show that the proposed best grain size substantially improves the performance of tested data parallel programs through the reduction of cache misses on direct-mapped caches.

• Proceedings of the Korean Society for Agricultural Machinery Conference
• /
• 2017.04a
• /
• pp.171-171
• /
• 2017

전산유체역학(CFD: Computational Fluid Dynamics)를 이용한 스마트팜 환경 내부의 정밀 제어 연구가 진행 중이다. 시계열 데이터의 난해한 동적 해석을 극복하기위해, 비선형 모델링 기법의 일종인 인공신경망을 이용하는 방안을 고려하였다. 선행 연구를 통하여 환경 데이터의 비선형 모델링을 위한 Tensorflow활용 방법이 하드웨어 가속 기능을 바탕으로 월등한 성능을 보임을 확인하였다. 그럼에도 오프라인 일괄(Offline batch)처리 방식의 한계가 있는 인공신경망 모델링 기법과 현장 보급이 불가능한 고성능 하드웨어 연산 장치에 대한 대안 마련이 필요하다고 판단되었다. CFD 해석을 위한 Solver로 SU2(http://su2.stanford.edu)를 이용하였다. 운영 체제 및 컴파일러는 1) Mac OS X Sierra 10.12.2 Apple LLVM version 8.0.0 (clang-800.0.38), 2) Windows 10 x64: Intel C++ Compiler version 16.0, update 2, 3) Linux (Ubuntu 16.04 x64): g++ 5.4.0, 4) Clustered Linux (Ubuntu 16.04 x32): MPICC 3.3.a2를 선정하였다. 4번째 개발환경인 병렬 시스템의 경우 하드웨어 가속는 OpenCL(https://www.khronos.org/opencl/) 엔진을 이용하고 저전력 ARM 프로세서의 일종인 옥타코어 Samsung Exynos5422 칩을 장착한 ODROID-XU4(Hardkernel, AnYang, Korea) SBC(Single Board Computer)를 32식 병렬 구성하였다. 분산 컴퓨팅을 위한 환경은 Gbit 로컬 네트워크 기반 NFS(Network File System)과 MPICH(http://www.mpich.org/)로 구성하였다. 공간 분해능을 계측 주기보다 작게 분할할 경우 발생하는 미지의 바운더리 정보를 정의하기 위하여 3차원 Kriging Spatial Interpolation Method를 실험적으로 적용하였다. 한편 병렬 시스템 구성이 불가능한 1,2,3번 환경의 경우 내부적으로 이미 존재하는 멀티코어를 활용하고자 OpenMP(http://www.openmp.org/) 라이브러리를 활용하였다. 64비트 병렬 8코어로 동작하는 1,2,3번 운영환경의 경우 32비트 병렬 128코어로 동작하는 환경에 비하여 근소하게 2배 내외로 연산 속도가 빨랐다. 실시간 CFD 수행을 위한 분산 컴퓨팅 기술이 프로세서의 속도 및 운영체제의 정보 분배 능력에 따라 결정된다고 판단할 수 있었다. 이를 검증하기 위하여 4번 개발환경에서 운영체제를 64비트로 개선하여 5번째 환경을 구성하여 검증하였다. 상반되는 결과로 64비트 72코어로 동작하는 분산 컴퓨팅 환경에서 단일 프로세서 기반 멀티 코어(1,2,3번) 환경보다 보다 2.5배 내외 연산속도 향상이 있었다. ARM 프로세서용 64비트 운영체제의 완성도가 낮은 시점에서 추후 성공적인 실시간 CFD 모델링을 위한 지속적인 검토가 필요하다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.33 no.9
• /
• pp.592-607
• /
• 2006

This paper proposes a technique to select processors and hardware IPs and to map the tasks into the selected processing elements, aming to achieve high performance with minimal system cost when multitask applications with real-time constraints are run on a multicore SoC. Such technique is called to 'Hardware-Software Cosynthesis Technique'. A cosynthesis technique was already presented in our early work [1] where we divide the complex cosynthesis problem into three subproblems and conquer each subproblem separately: selection of appropriate processing components, mapping and scheduling of function blocks to the selected processing component, and schedulability analysis. Despite good features, our previous technique has a serious limitation that a task monopolizes the entire system resource to get the minimum schedule length. But in general we may obtain higher performance in multitask multicore system if independent multiple tasks are running concurrently on different processor cores. In this paper, we present two mapping techniques, task mapping avoidance technique(TMA) and task mapping pinning technique(TMP), which are applicable for general cases with diverse operating policies in a multicore environment. We could obtain significant performance improvement for a multimedia real-time application, multi-channel Digital Video Recorder system and for randomly generated multitask graphs obtained from the related works.

• Journal of Advanced Navigation Technology
• /
• v.14 no.5
• /
• pp.604-609
• /
• 2010

The tactical datalink system has been recognized as the key element in Network Centric Warfaret(NCW). The military has been putting great efforts into establishing datalink system using existing tactical radio and UMPC. but the aircraft operational environment and the requirement specification for equipments mounted in the avionics are differentiated with those in other platforms, so special efforts are needed to select suitable UMPC. In this paper, we consider the requirement analysis for UMPC in respect of processor performance, operation system (OS) and NVG compatibility. Additionally we have to make a effort to understand the operational environment of aircraft and examine th standard to select the appropriate UMPC, and then we expect to establish the tactical datalink system successfully.

• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.139-140
• /
• 2013

본 연구는 군 항공용 레이더 프로세서 유닛용 다중 출력 스위칭 전원공급기 개발 과제의 효율 요구조건 만족을 위해 선행 연구 과제로 실시되었다. 전원공급기의 다중 출력 전원 중 출력 전력이 크고, 효율 측면에서 구현 난이도가 높은 +3.3VDC/55A 전원을 대상으로 선정하였다. 주요 개발 목표 사양은 입력전압 범위 230VDC~330VDC, 전압 안정도 ${\pm}2%$, 효율 85% 이상이다. 이를 만족하기 위해 DC/DC 컨버터의 메인 토폴로지는 하프 브릿지 컨버터이며, 효율 특성 개선을 위하여 동기정류방식을 적용하였다. 본 논문은 DC/DC 컨버터의 설계와 Prototype을 제작하고, 고찰된 실험결과를 제시한 내용으로, 230VDC~330VDC 범위의 입력 조건 및 +3.3VDC/55A 출력 조건에서 최대 89%의 효율 특성을 확인한 내용을 기술한다.

• Computational Structural Engineering
• /
• v.1 no.2
• /
• pp.18-25
• /
• 1988

1981년 여름 대형컴퓨터의 대부로서 군림해온 IBM이 PC를 발표함과 더불어 그들의 기술을 공개함으로써 많은 회사들이 IBM PC 호환기종을 개발, 생산할 수 있었고 특히 표준 OS인 MS-DOS와 더불어 PC의 표준화를 유도함으로써 많은 주변기기 및 소프트웨어 등장이 가능했고 최근에는 반도체의 급속한 기술발달로 고집적 메모리의 값싼 공급과 16비트 및 32비트 마이크로프로세서의 등장으로 PC도 그 기능이 점차 확대되어 개인 오락기나 간단한 OA차원을 벗어나 이제는 엔지니어링 분야에까지 그 영역을 넓혀가고 있다. 그러나 아직 국내에 보급된 PC로는 3차원 구조계산과 같은 복잡한 엔지니어링 업무를 수행하기에는 많은 제약조건이 있으나 80386의 보급이 확대되고 80486의 발표가 눈앞에 와 있는 싯점에 PC의 성능은 놀라울 정도로 향상될 것이고 엔지니어링 분야에도 크게 기여할 것으로 믿는다. PC를 이루는 많은 하드웨어 중에서 엔지니어링 분야 이용자에게 특히 필요한 부분을 먼저 간단히 소개하고 다음에 이의 활용을 소개함으로써 엔지니어링 분야의 프로그램 개발자나 이용자가 보다 능동적으로 PC를 선정하고 나아가 기능확대, 성능향상을 꾀하는데 도움을 주고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.139-141
• /
• 2001

이동 통신 기기의 보급이 급증함에 따라 많은 모바일 응용들이 생겨나고 있다. 모바일 환경은 기존 PC 환경과는 달리 제한된 리소스를 제공하고 있기 때문에 어플리케이션을 제작하는 데에 많은 제약이 따르고 있다. 가장 큰 제약이라 할 수 있는 것은 제공되는 메모리의 양과 프로세서의 속도라 할 수 있다. 이 두가 지는 서로 상반되는 특성을 가지고 있다. 연산 속도를 빠르게 하려면 보다 많은 메모리의 양이 필요로 하게 되고, 메모리를 절약하려면 연산 속도가 더 늦어지는 것이 일반적인 경우이다. 본 논문에서 다루는 것은 이러한 제한된 환경에서 어떻게 이러한 문제들을 해결하느냐에 대한 것이다. 본 논문에서는 메모리가 부족한 이동 단말기론 위한 어플리케이션 작성시 메모리 절약을 위한 자료구조 선정 방법의 예를 설명하고 메모리 사용량을 분석하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10b
• /
• pp.532-533
• /
• 1998

최근 전산 환경은 통합되는 개방형 시스템으로 변모하고 있다. 클라이언트/서버(C/S)컴퓨팅 환경에서 서버는 네트워크 트래픽의 집중화와 프로세싱의 과중으로 인하여 시스템 성능이 크게 저하되고, 분산 환경에서는 관리할 수 있는 새로운 프로세서와 도구가 부족하다. 이러한 문제점을 극복하기 위한 이 기종간의 시스템을 통합할 수 있는 통합 Middleware의 선정이 필요하다. 따라서, 본 논문에서는 기존의 C/S의 문제점과 통합환경에서 시스템 성능저하의 문제점을 해결하기 위하여 ObjectWeb을 이용한 분산객체 환경에서 프레임워크 객체 모델로 현존하는 다양한 플랫폼 및 응용 시스템을 그대로 살리면서 통합환경에서 제어 메카니즘 부재로 인한 시스템 성능 문제를 향상시키기 위한 새로운 분산 객체 모델을 제안하고 이것을 이용한 통합 시스템을 설계한다.

• Proceedings of the KIEE Conference
• /
• 2001.07d
• /
• pp.2216-2218
• /
• 2001

Microchip사의 PIC Family 계열 마이크로프로세서 PIC16C74A를 이용하여 다수의 모터를 on/off 제어하는 컨트롤 보드의 제작과 함께 RS-485 Multi-drop 통신을 이용하여 분산제어 할 수 있는 프로토콜의 선정 및 상위 단 제어 솔루션 개발을 하였다. 프로그램은 하위단 컨트롤보드의 ASM과 함께 Visual BASIC 및 $C^{++}$을 이용하여 상위단 MMI(Man-Machine Interface)를 설계하였다. 본 연구는 여러 개의 장치를 on/off 제어할 수 있는 분산제어네트워크를 경제적으로 설계함으로써 상용화 가능하다는 장점이 있다.