• Electrical & Electronic Materials
• /
• v.6 no.3
• /
• pp.220-227
• /
• 1993

본 논문에서는 산화막의 두께가 23.angs.이며 질화막의 두께를 각각 530.angs., 1000.angs.으로한 캐패시터형 MNOS소자를 제작하고 기억특성을 비교, 분석하였다. 특성조사를 위해 자동 .DELTA. $V_{FB}$ 추적장치를 설계, 제작하여 사용하였다. 기억트랩밀도는 질화막 두께 530.angs.인 소자가 1000.angs.인 소자보다 0.18 x $10^{16}$ $m^{-2}$ 크며, 0.31 x $10^{8}$ V/m 낮은 산화막 전기장에서 전자가 주입되었으며 $10^{4}$sec경과후 포획전자의 유지율도 우수하였다. 또한 포획된 전자는 실리콘쪽으로의 역터넬링으로 인한 감쇠가 우세하게 나타났다. 펄스전압 인가에 따른 플랫밴드전압의 변화가 선형적으로 증가하는 영역에서는 산화막 전류가 지배적이었으며 포화하다 감소하는 영역에서는 질화막 전류의 영향이 컸다. 소거동작은 포획된 전자의 방출과 실리콘으로 부터의 정공주입이 동시에 일어남을 관측하였다.

• Electrical & Electronic Materials
• /
• v.6 no.2
• /
• pp.152-160
• /
• 1993

MNOS 구조에서 23.angs.의 얇은 산화막을 성장한 후 LPCVD방법으로 S $i_{3}$ $N_{4}$막을 각각 530.angs., 1000.angs. 두께로 달리 증착했을때 비휘발성 기억동작에 미치는 전하주입 및 기억유지 특성을 자동 .DELTA. $V_{FB}$ 측정 시스템을 제작하여 측정하였다. 전하주입 측정은 펄스전압 인가전의 초기 플랫밴드전압 0V.+-.10mV, 펄스폭 100ms 이내로 설정하고 단일 펄스전압을 인가하였다. 기억유지특성은 기억트랩에 전하를 포획시킨 직후 $V_{FB}$ 유지와 0V로 유지한 상태에서 $10^{4}$sec까지 측정하였다. 본 논문에서 유도된 산화막 전계에 대한 터넬확률을 적용한 전하주입 이론식은 실험결과와 잘 일치하였으며 본 해석방법으로 직접기억트랩밀도와 이탈진도수를 동시에 평가할 수 있었다. 기억트랩의 포획전하는 실리콘쪽으로의 역 터넬링으로 인한 조기감쇠가 컸으며 $V_{FB}$ 유지인 상태가 초기 감쇠율이 0V로 유지한 경우 보다 낮았다. 그리고 기억유지특성은 S $i_{3}$ $N_{4}$막의 두께보다 기억트랩밀도의 의존성이 크며 S $i_{3}$ $N_{4}$막두께의 축소로 기록전압을 저전압화시킬 수 있음을 알 수 있었다.

• Electrical & Electronic Materials
• /
• v.9 no.8
• /
• pp.789-798
• /
• 1996

The double nitride layer Metal Nitride Oxide Semiconductor(MNOS) structures were fabricated by variating both gas ratio and nitride thickness, and by duplicating nitride deposited and one nitride layer MNOS structure to improve nonvolatile memory characteristics of MNOS structures by Low Pressure Chemical Vapor Deposition(LPCVD) method. The nonvolatile memory characteristics of write-in, erase, memory retention and degradation of Bias Temperature Stress(BTS) were investigated by the homemade automatic .DELTA. $V_{FB}$ measuring system. In the trap density double nitride layer structures were higher by 0.85*10$^{16}$ $m^{-2}$ than one nitride layer structure, and the AVFB with oxide field was linearly increased. However, one nitride layer structure was linearly increased and saturated above 9.07*10$^{8}$ V/m in oxide field. In the erase behavior, the hole injection from silicon instead of the trapped electron emission was observed, and also it was highly dependent upon the pulse amplitude and the pulse width. In the memory retentivity, double nitrite layer structures were superior to one nitride layer structure, and the decay rate of the trapped electron with increasing temperature was low. At increasing the number on BTS, the variance of AVFB of the double nitride layer structures was smaller than that of one nitride layer structure, and the trapped electron retention rate was high. In this paper, the double nitride layer structures were turned out to be useful in improving the nonvolatile memory characteristics.