• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2000년도 추계학술대회 논문집
• /
• pp.600-603
• /
• 2000

In the high carbon steel wire drawing process, the wire temperature increases as the drawing speed is faster in order to increase the production rate in the shop floor. The rapid temperature rise causes the wire fracture in the dry wire drawing process. So, in this paper, the isothermal pass schedule program, which includes the calculation method of wire temperature at each pass, is proposed to prevent the wire fracture due to the temperature rise. Using the isothermal pass schedule program, it is newly proposed the pass schedule design system that prevents the cup-cone defects, improves the elongation of the final products and assures further deformation. As a result, the temperature rise of the wire was decreased and the production rate of the final product is remarkably grown up according to the increase of the final drawing speed than that of the conventional process. Also, the proposed pass schedule design system could give a useful information to the process designer who would design the high carbon steel wire drawing process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2714-2716
• /
• 2001

본 논문에서는 일대일 전송에 국한되어 사용되는 전이중 패스트 이더넷 방식을 응용하여 고속 브로드 캐스팅 통신망을 구성하고 실시간 전송을 요구하는 데이터를 효율적으로 전달할 수 있는 알고리듬을 제시한다. 제안된 통신망의 세부구조와 통신망의 데이터 송수신 동작 등을 설명하고, 실시간 데이터 전송을 보장하기 위하여 실시간 메시지 스케줄링 알고리듬을 제시한다. 제시된 알고리듬을 적용하였을 때의 각종 시변수들에 대한 수학적인 분석을 통하여 실시간성 보장에 대한 성능평가를 포함한 통신망 성능 평가를 수행한다. 제안된 통신망 FER(Full-duplex Ethernet networks for Real-time communication)의 실제 구현 및 응용 대상에 대해서 언급한다.

• 한국인터넷방송통신학회논문지
• /
• 제20권3호
• /
• pp.181-187
• /
• 2020

본 논문에서는 고성능 차량용 SoC 설계자동화를 위한 상위수준 합성과정에서의 레지스터 할당 알고리즘과 자원 할당 알고리즘을 제안한다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 자원할당 알고리즘을 이용하여 증명하였다. 연산자 간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선수가 최소가 될 수 있도록 기능연산자를 할당하고, 레지스터 할당 시 연결구조에 따라 가중치를 갖는 구간 그래프를 구성한다. 최소의 클러스터 분할 알고리즘을 이용하여 생성된 최대 크기의 클러스터들에 연결구조가 고려된 레지스터를 할당한다. 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서 간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 실행하여 제안한 알고리즘의 효용성을 입증한다.