• 제목/요약/키워드: 파이프라인 구조

검색결과 473건 처리시간 0.032초

양수발전소 배관의 효율적 설계 및 관리를 위한 부식특성 연구 (Corrosion Characteristics of Pumping-up Power Plant's Pipelines for Efficient Management)

  • 이훈성;라혜나;강준;김기준;문경만;이명훈
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2009년도 춘계학술대회 논문집
    • /
    • pp.224-224
    • /
    • 2009
  • 양수발전소의 파이프라인 부식에 대해 연구하였다. 파이프의 파공부위에 대한 외관구조분석, 녹 부위에 대한 SEM, XRD, X선 형광분석 및 모재부와 용접부의 전기화학적 분극을 측정하여 파이프라인의 파공과 부식에 대한 원인을 분석-고찰하고 최적의 관리방안을 제시하고자 하였다.

  • PDF

3차원 그래픽 가속 하드웨어 설계를 위한 그래픽 파이프라인 시뮬레이터 구현 (The Implementation of Graphic Pipeline Simulator for 3D Graphic Accelerator Hardware Design)

  • 이원종;박우찬;한탁돈
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
    • /
    • pp.3-5
    • /
    • 2000
  • 고성능의 3차원 그래픽 가속기 설계를 위해서는 어플리케이션, 하드웨어 구조, 수행모델 채택, 설계비용 등의 다양한 고려사항이 요구되고 따라서 각 모델에 따른 사전 시뮬레이션 환경구축은 반드시 필요하다. 이에 본 논문에서는 기본적인 3차원 그래픽 파이프라인 작업을 수행하여 다양한 결과를 보여주는 이식성 높은 시뮬레이션 환경을 제공함으로써 3차원 그래픽 가속하드웨어 세부모듈 설계에 필요한 설계 고려사항을 효과적으로 제시할 수 있게 하였다.

  • PDF

단열 회로를 이용한 8-b*8-b 파이프라인 승산기와 개선된 전원 클럭 발생기의 연구 (A Study of an 8-b*8-b adiabatic pipelined multiplier with simplified supply clock generator)

  • 문용
    • 대한전자공학회논문지SD
    • /
    • 제38권4호
    • /
    • pp.43-43
    • /
    • 2001
  • 단열회로를 이용한 8-b×8-b 파이프라인 승산기와 4가지 위상을 가지는 전원클럭을 공급하기 위한 개선 된 구조의 전원클럭 발생기를 설계하였다. 전원클럭 신호선의 전하는 복원되어 에너지 소모를 줄인다. 단열회로는 ECRL 형태를 기본으로 하였으며 0.6㎛ CMOS 공정을 사용하여 설계하였다. 개선된 전원클럭 발생기는 기존회로보다 4∼11% 정도 효율이 높았다. 모의실험결과 제안하는 단열회로 승산기는 CMOS 승산기보다 2.6∼3.5배 정도의 에너지를 감소시켰다.

다중 해시 조인의 파이프라인 처리에서 분할 조율을 통한 부하 균형 유지 방법 (A Load Balancing Method using Partition Tuning for Pipelined Multi-way Hash Join)

  • 문진규;진성일;조성현
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제29권3호
    • /
    • pp.180-192
    • /
    • 2002
  • Shared nothing 다중 프로세서 환경에서 조인 어트리뷰트의 자료 불균형(data skew)이 파이프라인 해시 조인 연산의 성능에 주는 영향을 연구하고, 자료 불균형을 대비하여 적재부하를 Round-robin 방식으로 정적 분할하는 방법과 자료분포도를 이용하여 동적 분할하는 두 가지 파이프라인 해시 조인 알고리즘을 제안한다. 해시 기반 조인을 사용하면 여러 개의 조인을 파이프라인 방식으로 처리할 수 있다. 다중 조인은 파이프라인 방식 처리는 조인 중간 결과를 디스크를 통하지 않고 다른 프로세서에게 직접 전달하므로 효율적이다. Shared nothing 다중 프로세서 구조는 대용량 데이타베이스를 처리하는데 확장성은 좋으나 자료 불균형 분포에 매우 민감하다. 파이프라인 해시 조인 알고리즘이 동적 부하 균형 유지 메커니즘을 갖고 있지 않다면 자료 불균형은 성능에 매우 심각한 영향을 줄 수 있다. 본 논문은 자료 불균형의 영향과 제안된 두 가지 기법을 비교하기 위하여 파이프라인 세그먼트의 실행 모형, 비용 모형, 그리고 시뮬레이터를 개발한다. 다양한 파라미터로 모의 실험을 한 결과에 의하면 자료 불균형은 조인 선택도와 릴레이션 크기에 비례하여 시스템 성능을 떨어뜨림을 보여준다. 그러나 제안된 파이프라인 해시 조인 알고리즘은 다수의 버켓 사용과 분할의 조율을 통해 자료 불균형도가 심한 경우에도 좋은 성능을 갖게 한다.

HEVC 의 하드웨어 설계를 위한 파이프라인 방식을 적용한 SAO (Sample Adaptive Offset using Pipeline for HEVC Hardware Design)

  • 전진;김문철;김현미
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2012년도 하계학술대회
    • /
    • pp.468-470
    • /
    • 2012
  • 본 논문에서는 High Efficiency Video Coding (HEVC)을 하드웨어로 구현하기 위해서 파이프라인 방식을 인-루프 필터에 새롭게 도입된 기술인 Sample Adaptive Offset (SAO)에 적용하여 병렬화 처리하는 방법을 제안한다. 현재 HEVC 에서 SAO 의 입출력이 프레임단위로 구현되어 있는데, 이를 파이프라인 방식의 하드웨어 설계시에는 Largest Coding Unit(LCU)단위로 입출력이 가능하도록 수정해야 한다. SAO 에서 사용하는 두 가지 방식으로 Edge Offset(EO)과 Band Offset(BO)모드가 있으며, 이 중 EO 모드가 주변 화소값을 이용하므로 주변 화소값 정보가 없는 LCU 경계에 위치한 화소들을 버퍼에 저장한 뒤, 다음 LCU 블록의 입력과 함께 SAO 를 수행한다. 또한, SAO 앞 단의 인-루프 필터 기술인 디블록킹 필터(Deblocking Filter)에서도 LCU 단위로 입출력이 수행되므로 디블록킹 필터에서 저장하는 버퍼를 고려하면, SAO 입력에서 사용가능한 데이터는 LCU 가 천이된 형태가 된다. 따라서 SAO 입력의 천이된 형태와 버퍼 사용에 따라 총 9 가지 타입을 갖게 되며, 이 중 경계에 위치한 블록을 제외한 타입들의 경우 서로 다른 정보를 가진 SAO 를 4 번 수행해야 한다. 이러한 점을 반영한 파이프라인 방식을 SAO 에 적용하여 하드웨어에 적합한 구조를 구현할 수 있다.

  • PDF

Gigabit ATM Packet 교환을 위한 파이프라인 방식의 고속 메모리 구조 (High-Speed Pipelined Memory Architecture for Gigabit ATM Packet Switching)

  • Gab Joong Jeong;Mon Key Lee
    • 전자공학회논문지C
    • /
    • 제35C권11호
    • /
    • pp.39-47
    • /
    • 1998
  • 본 논문에서는 공유 버퍼 ATM 스위치를 위한 파이프라인 방식의 고속 메모리 구조를 제안하고 설계하였다. 제안된 메모리 구조는 빠른 동작 속도와 용량 가변성을 지원하여 공유 버퍼 ATM 스위치가 가지는 메모리 cycle time의 제한을 극복하였다. 본 메모리 구조가 지원하는 용량 가변성은 ATM 스위치에서의 교환 성능 가변성을 제공한다. 본 메모리 구조는 작은 메모리 bank들로 이루어진 2차원 배열 구조를 가진다. 메모리 용량은 부가적인 메모리 bank들을 추가하여 메모리 bank들의 배열 크기를 증가 시킴으로 인해 증가된다. 설계된 파이프라인 방식의 메모리는 4160 bit 메모리 bank를 16개 이용하여 4 × 4의 배열로 설계하였고 전체 용량은 65 Kbit이다. 레이아웃후 시뮬레이션을 통한 최대 동작 속도는 5 VV/sub dd/ 및 25℃에서 4ns이다. 설계된 메모리는 공유 가변 버퍼 ATM 스위치의 시험 설계된 칩에 내장되었다. 시험 설계된 칩은 0.6 ㎛ 2-metal 1-poly CMOS 공정 기술을 이용하여 설계하였다.

  • PDF

Cocoon 프레임웨크를 기반으로 하는 웹 애플리케이션 개발 도구 (A Development Tool for Web Applications based on Cocoon Framework)

  • 구흥서
    • 한국지능시스템학회논문지
    • /
    • 제15권6호
    • /
    • pp.742-747
    • /
    • 2005
  • 웹 애플리케이션의 복잡도가 증가하면서, 요구조건이 다양한 상황에서 웹 애플리케이션을 보다 빠르고 쉽게 개발하기 위한 해결책으로 Cocoon, Struts, JSF 같은 프레임워크를 이용하는 방안들이 최근 보편화되고 있다. 그러나, 초보자는 XML을 사용하여 아파치 Cocoon 사이트맵 파일을 작성하기 어렵다. 본 논문에서는 초보자들이 Cocoon 사이트맵 파일을 쉽게 작성할수 있도록 지원하는 Java 서블릿 엔진에서 운영되는 Cocoon 사이트맵 편집기를 구현한다. 이 시스템은 세부분, 즉 사이트맵 메인 편집기, 파이프라인 뷰어, 그리고 사이트맵 트레이서로 구성된다. 사이트맵 메인 편집기는 사용자들이 Cocoon 애플리케이션을 위한 컴포넌트 파이프라인, 제너레이터, 그리고 다른 환경설정 정보를 정의하는 XML 문서를 작성할 수 있도록 지원한다. 파이프라인 뷰어는 Cocoon 컴포넌트 파이프라인들의 구조를 그래픽 인터페이스를 통해 파악할 수 있도록 지원한다. 사이트맵 트레이서는 사이트맵 파일에 정의된 Cocoon 파이프라인을 따라 흐르는 SAX 이벤트들을 모니터링 하는 기능들을 제공한다.

충돌수를 이용한 파이프라인 데이타패스 합성 스케쥴링 알고리즘 (A Scheduling Algorithm for the Synthesis of a Pipelined Datapath using Collision Count)

  • 유동진;유희진;박도순
    • 한국정보처리학회논문지
    • /
    • 제5권11호
    • /
    • pp.2973-2979
    • /
    • 1998
  • 본 논문은 상위 수준 합성식의 자원 제약 조건하에서 파이프라인 데이타패스 합성을 위한 스케쥴링 알고리즘으로, 제안된 휴리스틱 알고리즘은 자원의 충돌수에 근거한 우선순위 함수를 사용한다. 자원 제약하에서 파이프라인 데이타패스 합성수를 정의하여 스케쥴링 한다. 제안 알고리즘은 실질적인 하드웨어 설계를 위해 체이닝, 멀티사이클링, 구조적 파이프라인이 지원되도록 한다. 제안 알고리즘에 의한 16 포인트 FIR 필터와 5차 엘립틱 웨이브 필터 합성 결과에 의해 다른 시스템들과의 성능을 비교하였으며, 대부분의 경우에 최적의 해를 찾을 수 있었다.

  • PDF