• 제목/요약/키워드: 클럭 동기화

검색결과 63건 처리시간 0.026초

CISC 임베디드 컨트롤러를 위한 새로운 비동기 파이프라인 아키텍쳐, A8051 (A New Asynchronous Pipeline Architecture for CISC type Embedded Micro-Controller, A8051)

  • 이제훈;조경록
    • 대한전자공학회논문지SD
    • /
    • 제40권4호
    • /
    • pp.85-94
    • /
    • 2003
  • 비동기 설계 기법은 시스템 클럭을 사용하지 않고, 동작이 필요한 모듈만 활성화시켜 전력 및 성능면에서 동기식 설계 기법에 비해 높은 성능을 갖는다. 본 논문은 임베디드 컨트롤러인 Intel 80csl과 완전한 명령어 호환성을 갖고, 비동기식 파이프라인 구조로 최적화된 A8051 아키텍쳐를 제안한다. 다양한 어드레싱 모드와 명령어를 제공하는 CISC 명령어 수행 스킴은 동기식 파이프라인 구조에 적합하지 않고 많은 오버헤드를 유발한다. 본 논문에서는 명령어 실행 사이클을 비동기식 파이프라인 수행에 적합하도록 명령어별로 그룹화하고, 동기화 및 다중 실행 사이클로 인한 오버헤드로 발생된 버블을 제거함으로서 최적화하였다. 또한 적합한 분기 처리 기법 및 가변적인 명령어 길이의 처리 방법을 제시함으로서 명령어 수행시 필요한 상태 수를 최소화하고, 명령어 수행의 병렬성을 증가시켰다. 제안된 A8051 아키텍쳐는 Verilog HDL로 설계하여 0.,35㎛ CMOS 공정 표준 셀 라이브러리로 합성하였다. 실험 결과로 A8051은 36㎒ 클럭을 사용하는 인텔 80C51과 다른 비동기 80C51에 비해 약 24배의 성능 향상을 얻었다.

유비쿼터스 센서 네트워크를 위한 효율적인 시간 동기화 프로토콜 연구 (A Study on Time Synchronization Protocol to Cover Efficient Power Management in Ubiquitous Sensor Network)

  • 신문선;정경자;이명진
    • 한국산학기술학회논문지
    • /
    • 제11권3호
    • /
    • pp.896-905
    • /
    • 2010
  • 유비쿼터스 센서 네트워크 환경은 다양한 이기종의 센서와 센서들 상호간의 통신을 통해 데이터를 수집하고 제공하여 물리공간의 지능화된 환경을 제공한다. 이러한 상태감지를 위한 센서노드들은 싱크노드와 센서노드로 구성되는데 이기종 센서 노드들간의 시간동기화를 고려하지 않고 전체 센서네트워크의 시간 동기화가 불가능 하게 된다는 문제점이 발생한다. 이러한 이기종 센서노드들간의 시간동기화 문제를 해결하기 위해서 본 논문에서는 싱크노드 아래의 센서노드들 중 싱크노드와 클럭소스가 같은 센서노드를 시간동기 마스터로 설정하고, 싱크노드와 다른 클럭소스를 가지는 센서노드를 마스터 아래에 속하는 시간동기 슬레이브로 설정하여 시간동기 마스터가 동작을 개시 할 때에만 시간동기 슬레이브 노드들이 동작하도록 하는 마스터 슬레이브 시간동기화 기법을 제안한다. 제안하는 마스터-슬레이브 토폴로지 기반 시간 동기화 기법은 센서의 설치가 용이하지 않은 USN환경에서 최대 슬립타임을 유지함으로써 센서의 전력소모를 최소화 할 수 있다.

동기회로 설계를 위한 CMOS DFF의 준비시간과 유지시간 측정 (Measurement of Setup and Hold Time in a CMOS DFF for a Synchronizer)

  • 김강철
    • 한국전자통신학회논문지
    • /
    • 제10권8호
    • /
    • pp.883-890
    • /
    • 2015
  • 반도체 공정 기술의 발전으로 하나의 칩에 많은 코어가 포함되고 있으며, 전력이나 클럭 스큐 문제들을 해결하기 위한 방안으로 다른 주파수나 위상차를 가지고 있는 여러 개의 클럭을 사용하는 GALS 기법이 사용되고 있다. GALS에서는 송수신부 사이에서 동기화 문제를 해결하기 위하여 동기회로가 사용된다. 본 논문에서는 180nm CMOS 공정 파라미터를 사용하여 온도, 전원전압, 트랜지스터의 크기에 따라 동기회로 설계에 필요한 DFF의 준비시간(setup time)과 유지시간(hold time)를 측정하였다. HSPICE의 이분법을 이용한 모의실험 결과에서 준비시간과 유지시간의 크기는 전원 전압의 크기에 반비례하고, 온도에 비례하였다. 그리고 유지시간은 음의 값으로 측정되었다.

XTI/ATM 환경에서의 멀티미디어 통신을 위한 VGC 기반의 SRTS/AAL-2 연구 (A Study on the SRTS/AAL-2 based on VGC for Multimedia Communication using XTI/ATM)

  • 신동진;김영탁
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 1998년도 춘계학술발표논문집
    • /
    • pp.333-338
    • /
    • 1998
  • 본 논문에서는 AAL-2/ATM 통신망 환경에서 멀티미디어 통신을 구현하기 위한 멀티미디어 동기화 기능으로 VGC 기반의 SRTS/AAL-2를 제안한다. 제안된 멀티미디어 동기화 알고리즘에서는 가변 비트율 멀티미디어 정보의 클럭 주파수 복원을 위하여 VGC(Virtual Global Clock)을 구성하고, 이를 기반으로 한 SRTS방식의 미디어 내부 동기와, MM-SSCFS(Multimedia-SSCS)/AAL-2 프로토콜을 사용한 미디어 간의 동기를 유지하는 방법을 제안하였다. 본 논문의 실험 환경으로는 Fore ATM 교환기(155 Mbps $\times$8 port)를 사용해서 소규모 B-ISDN/ATM 통신망을 구성하였고, SUN Workstatin Solaris 2.5에 접속된 Fore ATM 접속 카드 SBA-200에서 지원하는 XTI(X/Opne Transport Interface)-API를 사용하였다.

  • PDF

모바일 애드혹 네트워크에서 MAC 기반 타임 슬롯 예약을 위한 시간 동기화 알고리즘 (A Time Synchronization Algorithm for a Time-Slot Reservation Based MAC in Mobile Ad-Hoc Networks)

  • 허웅;하우산;유강수;최재호
    • 대한전자공학회논문지TC
    • /
    • 제48권4호
    • /
    • pp.37-46
    • /
    • 2011
  • 시간동기화는 모바일 통신 시스템에서 중요한 역할을 한다. 특히, 통신 개체들 사이에 정확한 시분할 기법이 요구될 때, 네트워크 성능에 영향을 미치는 중요한 요소가 될 수 있다. 본 논문에서는 무선 모바일 애드 혹 네트워크를 위한 새로운 시간 동기화 알고리즘을 제시한다. 본 논문의 주요 목적은 레퍼런스 브로드캐스팅에서 발견된 장점을 활용하여 시간 동기화 패킷의 충돌을 줄이는데 있다. 또한 시간 동기화에 대한 수렴시간을 보장하기 위해 정교한 클럭 갱신 기법을 사용한다. 새롭게 제안한 시간 동기화 알고리즘의 성능을 평가하기 위해 모바일 애드 혹 네트워크에 대한 다양한 시나리오를 구성하고 이를 OPNET으로 구현하여 실험하였다. 컴퓨터 시뮬레이션 결과, 제안한 기법이 시간 동기화의 정확성과 수렴 시간 등의 측면에서 기존의 TSF 방식보다 좋은 성능을 나타내었다.

QoS를 이용한 동적 멀티미디어 전송 및 프리젠테이션 동기화 기법 (A Dynamic Synchronization Method for Multimedia Delivery and Presentation based on QoS)

  • 나인호;양해권;고남영
    • 한국정보통신학회논문지
    • /
    • 제1권2호
    • /
    • pp.145-158
    • /
    • 1997
  • 멀티미디어 동기화는 분산 멀티미디어 환경에서 주어진 시간내에 멀티미디어 데이터를 네트워크를 통해 동기식으로 전송하여 연속적인 멀티미디어 프리젠테이션을 보장하는데 필요한 기법이다. 본 논문은 멀티미디어 응용의 서비스 품질 및 특성을 이용하여 지연에 민감한 멀티미디어 데이터를 서비스 품질의 저하없이 동기식으로 전송 및 출력할 수 있도록 하는 미디어 간 및 미디어 내 동기화 기법을 제안한다. 제안된 기법에서는 네트워크 지연 변동으로 인하여 미디어 데이터의 전송 시간을 예측할 수 없고 지역 및 원격 시스템 사이에 동기화를 위한 전역 클럭을 이용할 수 없는 환경에서 스큐와 지터로 인한 비동기 현상을 방지하기 위해 논리 시간 시스템, 동적 버퍼 관리 기법, 동기화 구간의 조정 기법을 적용하였다. 특히, 최대 전송 지연허용 시간, 최대 패킷 손실률 등과 같은 프리젠테이션 품질을 이용하여 네트워크 지연 변동을 흡수할 수 있고 동기화에 필요한 버퍼 요구량을 줄일 수 있는 방안을 제시하였다.

  • PDF

Live GPS L1과 동기된 항법신호 생성 분석 (Analysis of the GPS Signal Generator for the Live GPS Signal Synchronization)

  • 김태희;신천식;김재훈
    • 한국위성정보통신학회논문지
    • /
    • 제10권1호
    • /
    • pp.71-76
    • /
    • 2015
  • 신호와 동기된 위성항법신호를 생성하기 위한 하드웨어 신호생성기를 구현한 후 실험을 통하여 성능을 분석하였다. GPS동기 항법신호생성기의 하드웨어 구현을 위하여 현재 GPS 위성과 동기된 시각정보 및 GPS위성에서 전송하고 있는 항법신호와 동일한 신호를 생성하기 위하여 GPS신호를 수신할 수 있는 혠 모듈을 Novatel사의 OEMStar를 이용하였다.GPS 동기 신호를 생성하기 위하여 GPS 동기 항법 신호 생성기에서 GPS 수신모듈에서 제공되는 클럭정보를 이용하여 기준 클럭을 조절하였으며 또한 신호 생성기 내부의 하드웨어의 지연을 고려하여 GPS 신호를 생성했다. 본 논문에서는 GPS 동기 항법신호 생성기의 성능을 측정하기 위하여 Live GPS 신호와 생성 신호간 신호절체를 통하여 수신기의 영향을 분석하였다. 실험을 통하여 Live GPS 신호에서 생성신호로 절체가 이루어지는 시점에서도 신호의 끊김없이 항법해가 생성되는 것을 확인하였다.

이동체간 전파지연을 고려한 무선 TDD 시각 동기화 기법 (Wireless TDD Time Synchronization Technique Considering the Propagation Delay Between Mobile Vehicles)

  • 부정일;하정완;김강산;김복기
    • 한국항행학회논문지
    • /
    • 제23권5호
    • /
    • pp.392-399
    • /
    • 2019
  • 본 논문에서는 이동체간 전파지연을 고려한 무선 TDD(time division duplex) 시각 동기화 기법에 대하여 연구하였다. 기존 IEEE 1588 PTP 알고리즘을 응용하였으며, 무선 TDD 통신 시 마스터/슬레이브 노드간 계산된 전파지연 및 클럭 오프셋 시각 보정을 통해 두 노드간의 시각 동기화를 이루게 하였다. IEEE 1588 PTP 알고리즘의 시각 동기화 과정 및 절차를 최적화하였으며, 이를 통해 실시간으로 이동하는 이동체에 대한 전파지연 오차 민감도를 감소시켰다. 시각 보정을 통해 생성된 sync flag 신호는 시험 및 측정값을 통해 1-symbol (1.74 M symbol/sec, ${\pm}287.35ns$) 이내의 최대 +252.5 ns 시각 동기화 정밀도를 갖는 것을 확인하였으며, GPS(global positioning system) 교란 시 생성된 sync flag 신호를 통해 마스터/슬레이브 노드간 시각 동기화를 이룰 수 있음을 확인하였다.

UART 디바이스의 VHDL 설계 (A VHDL Design of UART(Universal Asynchronous Receiver Transmitter) Device)

  • 김성중;손승일
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.669-673
    • /
    • 2004
  • 인터넷의 사용이 증가, 네트워크 기술이 발달하면서 컴퓨터 및 하드웨어 장비는 고속화 대용량화, 소형화 추세로 가고 있고, 기존에 외부 인터페이스와의 데이터 송수신 또한 병렬 포트를 이용한 통신이 많았으나, 외부 장비의 소형화와 고속화 그리고 휴대화가 요구되면서 차츰 직렬 포트를 이용하여 적은 전송라인을 이용한 외부 장비와의 인터페이스가 요구 되게 되었다. 본 논문에서는 내부 모듈간의 인터페이스와 외부 장치와의 데이터 송/수신이 가능한 UART 인터페이스 모듈을 하드웨어 설계언어인 VHDL 언어를 이용하여 설계하였으며, FPGA 칩인 Xilinx(Spartan II) 데스트 보드에 다운로드하여 시뮬레이션 하였다. 또한 양방향성 공통 버스로의 인터페이스 회로 설계와 다른 클럭으로 동작하는 시스템과의 비동기 회로의 동작 메커니즘을 쉽게 설계하였고, 비동기 통신 기능에 있어서 실제로 사용이 가능하도록 설계하였다.

  • PDF

디지틀 전송 장치의 지터 허용치 (Jitter Tolerances in Digital Transmission Equipment)

  • 고정훈;이만섭;박문수
    • 대한전자공학회논문지
    • /
    • 제26권3호
    • /
    • pp.14-21
    • /
    • 1989
  • 디지틀 전송장치에서 지터 허용치는 신호를 재생하기 위해 사용하는 클럭 추출 회로의 특성에 좌우되며, 특히 비동기 다중화 장치에서는 이외에 프레임 형태, 이로인한 위치맞춤의 형태(justification process), 동기화기/역동기화기에서의 버퍼 단수, PLL의 전달함수, PLL의 동작범위 등이 지터 허용치에 큰 변수가 된다. 본 논문에서는 특히 비동기 다중화 장치에서, 이상의 변수가 주어졌을 때 지터 허용치를 구하기 위한 새로운 알고리듬을 제시하였으며 이 알고리듬을 이용해 이상의 변수가 입력 지터 허용치에 미치는 영향을 분석하였다. 45M - 140M 다중화 장치에서 입력지터 허용치를 측정하였으며 측정 결과는 계산치와 근사함을 보였다.

  • PDF