• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.8-14
• /
• 2008

본 논문에서는 $8{\times}8$ CNT 센서 어레이를 CMOS 공정 후 처리를 통하여 센서회로가 제작된 CMOS 칩에 집적시켜 측정장비 없이도 자체적으로 감지결과를 출력할 수 있는 센서 칩의 기본적인 플랫폼을 설계 제작한 결과를 보고한다. 센서 소자로는 알루미늄 패드 사이에 연결된 CNT network을 사용하였으며 생화학적 반응에 의하여 전기전도도가 변화하는 것을 감지한다. 표준 CMOS 공정의 감지회로는 CNT network의 저항 값 변동에 의해 ring oscillator의 주파수가 변동하는 것을 감지하는 방식을 사용한다. 제작된 CMOS 센서 칩을 활용하여 이를 대표적인 생화학물질인 glutamate을 검출하는데 실험적으로 적용하여 농도에 따른 출력결과 값을 얻는데 성공한다. 본 연구를 통하여 본 센서 칩 플랫폼을 이용한 상용화의 가능성을 확인하며, 추가적으로 개발이 필요한 기술에 대해 파악한다.

• 마이크로전자및패키징학회지
• /
• 제16권3호
• /
• pp.39-43
• /
• 2009

본 연구에서는 언더필 공정에서 플립칩과 기판사이의 모세관 작용에 의한 언더필 유동 경향에 대해 살펴보고, 언더필의 점도와 토출 위치에 따른 언더필 유동특성에 대해 살펴보았다. 플립칩의 사이즈는 $5mm{\times}5mm{\times}0.65^tmm$이며, 솔더 범프의 직경은 100 ${\mu}m$, 피치(pitch)간격은 150 ${\mu}m$, 총 1024 I/O(Input/Output)단자의 Full Grid 형태의 플립칩을 사용하였다. 기판으로 투명한 글래스 기판을 사용하였으며 플립칩 패키징의 접합 높이는 50 ${\mu}m$으로 제작하였다. 언더필의 점도 및 토출 위치가 유동특성에 미치는 영향을 살펴보기 위해, 세 종류의 점도 특성($2000{\sim}3700$cps)을 가지는 언더필과 토출 위치를 모서리와 중앙부위로 설정하였다. 언더필의 유동특성 및 충진 시간(filling time)은 CCD카메라를 사용하여 관찰하였다. 실험 결과, 언더필은 솔더 범프에 의한 유동 저항으로 인하여 가장자리 효과(edge effect)가 나타나 칩의 양쪽 측면 유동이 더 빠르게 진전되는 것을 알 수 있었다. 또한, 중앙 부위에서 토출한 경우에 비해 모서리에서 토출한 경우가, 가장자리 효과가 크고 이로 인해 칩의 양쪽 측면 유동이 더 빠르게 진전되어 충진 시간이 더 빠르다는 것을 알 수 있었다. 또한, 점도가 낮을수록, 언더필 유동이 빠르고 가장자리 효과가 크게 나타나며 전체 충진 시간이 감소됨을 알 수 있었다.

• 오토저널
• /
• 제14권6호
• /
• pp.23-28
• /
• 1992

본 연구에서는 실험횟수를 줄이고, 신뢰성이 높은 실험 계획법중 S/N비를 이용하여 피삭성을 검토 최적조건을 검토하기로 한다. 1. 품질 손실 함수. 2. 실험계획과 실험방법. 2.1 실험인자 및 수준선정. 2.2 인자의 할당. 2.3 실험방법. 3. 실험결과 및 고찰. 3.1 표면조도. 3.2 절삭저항. 3.3 칩 처리성.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.1-1
• /
• 2001

2차원 소자 시뮬레이터를 사용하는 혼합모드 과도해석 방법을 제시하여, NMOS 트랜지스터를 ESD 보호용 소자로 사용하는 CMOS 칩에서의 충전소자모델(CDM) ESD 현상에 대한 분석을 시도하였다. 과도해석 결과의 분석을 통해 CDM 방전 경우 소자 파괴에 이르는 미케니즘에 대해 상세히 설명하였고 충전전기의 극성에 따른 방전 특성의 차이점도 비교 분석하였다. CDM 방전에서 가장 문제가 되는 입력버퍼의 게이트 산화막 파괴문제와 관련하여 배선저항 값의 변화에 의한 영향을 검토하였고, 입력버퍼회로 보호용 NMOS 트랜지스터의 추가에 의한 방전 특성의 변화에 대해 조사하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.189-194
• /
• 2001

본 논문에서는 10 GHz 이하에서 하나의 입력과 다수의 출력을 가지는 [10]에서 제시한 Taper형의 평면구조의 전력 분배/결합기의 구조를 수정하여 출력단의 폭이 다시 좁아지는 구조를 제안한다. 입력 정합 그리고 각 출력 단에서 출력 신호의 균형과 위상의 선형성을 위해 회로의 중앙에 하나의 원을 에칭 제거한 구조를 채택하여 2 GHz에서 개발한 전력 분배/결합구조를 [10]의 구조와 반사특성과 위상특성을 비교 분석하였다.

• 대한기계학회논문집
• /
• 제14권4호
• /
• pp.818-829
• /
• 1990

본 연구에서는 공구의 진동에 사용되는 혼(hone)의 재료로 강성과 초음파진동 이 우수한 티타늄 합금을 사용하였으며, 이의 설계 및 진동절삭 기구의 구성과 공구형 상 및 이송에 의하여 결정되는 선삭의 이론적 표면조도를 근간으로 각종 절삭 조건 등 을 변화시키면서 실험을 행하여 초음파 진동 절삭시 나타나는 특성들 중 절삭저항, 다 듬질면 거칠기, 칩형태, 가공정도 등을 관찰하여 범용절삭과 비교 검토하여 초음파 진 동절삭이 정밀가공 및 생산성 향상에 적합한 가공방법임을 입증코져 한다.

• 대한기계학회논문집
• /
• 제15권3호
• /
• pp.1067-1082
• /
• 1991

본 연구에서는 비교적 강성이 약한 볼 엔드밀 공구에 있어서 처짐으로 인한 그 가공 특성을 알기 위하여, 변화된 칩 두께 및 처짐 모델로부터 절삭력을 예측하며 또한 절삭력에 의한 공구의 처짐으로 인하여 공구의 플랭크 부위와 공작물간의 발생하 는 간섭 특성을 고찰하고, 이러한 특성이 절삭성과 가공 오차에 미치는 영향을 실험을 통하여 분석하여 본다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2007년도 추계학술대회 논문집
• /
• pp.83-84
• /
• 2007

Damascene 공정을 이용하여 80nm급의 trench 패턴 내에 구리 배선 형성을 위해 무전해 구리 도금법을 이용하였다. 화학 반응으로 진행되는 무전해 도금법에 의한 구리이온의 초미세 패턴 내 환원 과정에 구리 이온의 물질 전달과정이 구리 도금층의 표면 특성과 superconformality에 미치는 영향을 살펴보았다. 회전 전극에 고정된 칩의 회전 속도가 증가함에 따라 구리 도금층의 비저항이 감소하고, trench 내 균일 도금성이 향상되는 것으로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.795-797
• /
• 2013

본 논문에서는 지문센서 칩에서 추출된 건조한 지문이미지의 질을 향상시키기 위한 전하분할 방식의 용량성 회로를 제안하고 있다. 건조지문에서 지문표면의 저항이 크므로 이미지의 질에 저하를 가져온다. 건조지문에서 양질의 이미지를 획득하기 위해 수정된 회로가 제안되어 있고 이 회로는 센서표면에서 전하를 제어하기 위한 부가적인 센서플레이트를 적용하고 있다. 제안된 회로는 0.35마이크론 표준 CMOS 공정에서 검증되었다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.373-379
• /
• 2022

LTV(Light to Voltage) 변환을 위한 APD(Avalanche Photo Diode)는 다른 PD(Photo Diode)와 다르게 높은전압의 동작영역을 사용하므로 TIA(Transimpedance Amplifier) 사용시 과전류 방지를 위해 Quenching 저항을 직렬로 연결하여야 한다. 그러한 경우 Quenching 저항이 TIA 전달함수에 영향을 미쳐 안정도에 심각한 결과를 초래할 수 있다. 본 논문에서는 APD Quenching 저항이 TIA의 전압과 전류 루프 전달함수에 미치는 영향을 분석하여 안정도 개선을 위한 Quenching 저항 값 결정 방법을 제안하고자 한다. 제안된 방법에 의하여 Quenching 저항을 가지는 TIA 회로를 설계하여 시뮬레이션 및 칩 제작을 통하여 동작의 안정도를 검증하였다.