• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1360_1361
• /
• 2009

일반적으로 AC PDP는 Xe+Ne이 동작가스로 사용된다. 본 연구에서는 Xe 분압을 50, 60, 80, 100 Torr로 고정한 상태에서 전체 가스압력을 변화시키고 Short 방전 갭으로 $80{\mu}m$를, Long 방전 갭으로 $180{\mu}m$ 적용함으로써 나타나는 AC-PDP의 방전특성을 분석하였다. 여기에 Xe 분압을 Short 방전 갭에서는 80, 100 Torr로, Long 방전 갭에서는 50, 60, 80 Torr로 각각 고정하고, Ne 압력을 변화시킴에 따라 나타나는 방전개시전압, 소비전력, 휘도, 발광효율을 측정하여 높은 휘도와 효율을 가지면서 방전개시전압을 최대한 낮출 수 있는 적정 조합을 연구하였다. 실험결과, Short 방전 갭 패널은 소비전력이 26% 낮았고, Long 방전 갭 패널은 휘도가 45% 높았다. 휘도, 소비전력 등 여러 가지 측면을 고려하였을 때, 방전개시전압이 가장 낮은 Short 방전 갭, Xe 절대분압 80 Torr, Xe 35%(Xe+Ne=286 Torr)에서의 방전 특성이 가장 우수하였다.

• 한국전자파학회논문지
• /
• 제14권10호
• /
• pp.1044-1051
• /
• 2003

본 논문에서는 고유전율의 BMT 물질을 기판에 적용하여 기판 위에 소형화된 평면형 구조의 마이크로웨이브 듀플렉서를 설계, 제작하였다. Ba(Mg$_{1}$3/Ta$_{2}$3/)O$_3$(BMT)는 품질계수, 온도계수 측면에서 뛰어난 유전 특성을 보이며 유전상수가 23인 고유전 물질로서 회로의 크기를 줄이기 위한 기판에 적용하기가 적합하다. BMT 기판은 tape casting 공정에 의해 제작되었으며, 회로 패턴은 실크스크린을 이용하여 전극 패턴을 입혔다. Open-loop ring type의 듀플렉서를 BMT 기판 위에 설계, 제작하였으며 유전상수가 6.15인 상용 기판에 동일한 규격의 듀플렉서를 제작하여 비교한 결과, 특성의 저하 없이 약 80 % 정도 크기를 줄일 수 있었다. 따라서 제안된 BMT 기판은 예시된 듀플렉서 소형화를 구현하였으며, 마이크로웨이브 수동 소자의 소형화에 기여할 수 있을 것으로 기대된다.

• 대한기계학회논문집B
• /
• 제34권9호
• /
• pp.825-834
• /
• 2010

사각공동내 자연대류 열전달 실험에서, 단열벽에 의해 열전달이 저하가 관찰되는 영역을 실험적으로 그리고 수치해석적으로 평가하였다. $Gr_H$ 수 $1.53\times10^7$부터 $1.01\times10^{10}$까지 변화시키며, 단열벽이 존재할 때와 그렇지 않을 때를 구분하여 열전달률을 측정하였다. FLUENT 실험의 결과를 예측할 수 있는지 확인하고 실험으로 수행하기 어려운 매우 좁은 영역에 대해 FLUENT를 수행하였다. 실험과 FLUENT의 결과를 다른 연구와 비교한 바 일치함을 보였다. 단열벽이 전체 열전달에 미치는 영향은 예상과 같이 단열벽 근처의 매우 좁은 영역에 국한하여 나타남을 확인하였다. 본 연구는 유사성(Analogy) 원리를 이용하여 열전달계를 전기도금계의 물질전달계로 모사하는 방법론을 개발하는 과정에서 실험을 효율화하고자 하는 방안을 강구하기 위하여 추진되었다. 본 연구를 통하여 단열벽간 거리(전극의 폭)를 매우 줄일 수 있는 이론적 근거를 확보하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.307-307
• /
• 2014

정보화 시대로 접어들면서 동일한 공간에 더 많은 정보를 저장할 수 있고, 보다 빠른 동작이 가능한 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 하지만, 최근 비휘발성 메모리 소자 관련 연구보고에 따르면, 메모리 소자의 소형화 및 직접화 측면에서, 전하 저장을 기반으로 하는 기존의 Floating-Gate(FG) Flash 메모리는 20 nm 이하 공정에서 한계가 예측 되고 있다. 따라서, 이러한 FG Flash 메모리의 한계를 해결하기 위해, 기존에 FET 기반의 FG Flash 구조와 같은 3 terminal이 아닌, Diode와 같은 2 terminal로 동작이 가능한 ReRAM, PRAM, STT-MRAM, PoRAM 등 저항변화를 기반으로 하는 다양한 종류의 차세대 메모리 소자가 연구되고 있다. 그 중, 저항 변화 메모리(ReRAM)는 CMOS 공정 호환성, 3D 직접도, 낮은 소비전력과 빠른 동작 속도 등의 우수한 동작 특성을 가져 차세대 비휘발성 메모리로 주목을 받고 있다. 또한, 상하부 전극의 2 terminal 만으로 소자 구동이 가능하기 때문에 Passive Crossbar-Array(CBA)로 적용하여 플래시 메모리를 대체할 수 있는 유력한 차세대 메모리 소자이다. 하지만, 이를 현실화하기 위해서는 Passive CBA 구조에서 발생할 수 있는 Read Disturb 현상, 즉 Word-Line과 Bit-Line을 통해 선택된 소자를 제외하고 주변의 다른 소자를 통해 흐르는 Sneak Leakage Current(SLC)를 차단하여 소자의 메모리 State를 정확히 sensing하기 위한 연구가 선행 되어야 한다. 따라서, 현재 이러한 이슈를 해결하기 위해서, 많은 연구 그룹에서 Diodes, Threshold Switches와 같은 ReRAM에 Selector 소자를 추가하는 방법, 또는 Self-Rectifying 특성 및 CRS 특성을 보이는 ReRAM 구조를 제안 하여 SLC를 차단하고자 하는 연구가 시도 되고 있지만, 아직까지 기초연구 단계로서 아이디어에 대한 가능성 정도만 보고되고 있는 현실 이다. 이에 본 논문은 Passive CBA구조에서 발생하는 SLC를 해결하기 위한 새로운 아이디어로써, 본 연구 그룹에서 선행 연구로 확보된 안정적인 저항변화 물질인 SiN를 정류 특성을 가지는 n-Si/Ti 기반의 Schottky Diode와 결합함으로써 기존의 CBA 메모리의 Read 동작에서 발생하는 SLC를 차단 할 수 있는 1SD-1R 구조의 메모리 구조를 제작 하였으며, 본 연구 결과 기존에 문제가 되었던 SLC를 차단 할 수 있었다.

• Korean Chemical Engineering Research
• /
• 제55권4호
• /
• pp.478-482
• /
• 2017

고분자 전해질 연료전지의 구동과정 중 습도제어는 매우 중요한 제어 조건이다. 물 관리 측면에서는 저가습 조건이 유리하고, 배출수 활용 및 에너지 효율면에서는 고가습이 유리하다. 본 연구에서는 배출수 활용면에서 저가습과 고가습 구동 과정에서 배출수의 특성에 대해서 연구하였다. 배출수의 불순물은 막과 전극의 열화 과정에서 발생하는 것이므로 저가습과 고가습 조건에서 막전극합체(MEA)열화에 대해서도 연구하였다. 연료극 0% RH의 저가습 조건에서 라디칼 발생속도가 커 고분자 막 열화의 주요 원인임을 보였다. 양쪽 극 모두 고가습(RH 100%) 0.6 V에서 불소 이온 농도 약 20 ppb로 낮은 농도를 나타내서, 수전해 원료수로 사용하기에 충분하였다. 고가습 조건에서 배출한 응축수에서 0.2 ppb 이하의 매우 낮은 농도의 백금이 검출되었다.

• 전기화학회지
• /
• 제11권1호
• /
• pp.6-10
• /
• 2008

직접메탄올연료전지의 운전 변수에 따른 메탄올 크로스오버를 메탄올 농도센서를 이용하여 정량적으로 측정하였으며 실제 셀 운전 시 메탄올크로스오버 저감의 측면에서 유리한 운전조건을 분석하였다. 메탄올 농도, 전극 양단의 압력차, 전류의 크기, 온도, stoichiometry등을 변화시켜 diffusion, convection, electro-osmosis의 메커니즘별 기여도와 실제 전지 운전 조건의 영향을 함께 분석하였다. 이상의 세 가지 메커니즘 중에서 농도 차이에 의한 diffusion이 가장 큰 영향을 미쳤으며 electro-osmosis에 의한 영향은 고농도에서만 관찰할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.220-220
• /
• 2010

펄스 직류 $BCl_3$ 플라즈마를 이용하여 GaAs와 AlGaAs의 건식식각을 연구하였다. 공정의 주요 변수는 펄스 직류 전압(350~550V), 펄스 직류 시간($0.4{\sim}1.2{\mu}sec$.), 펄스 직류 주파수(100~250kHz)이었다. 식각 실험 후 샘플의 식각률, 식각 선택도, 표면 형상을 비교, 분석하였다. 또한, 광학 발광 분석기(Optical Emission Spectroscopy)를 이용하여 식각하는 동안 플라즈마 방전 특성을 분석하였다. 표면 단차 측정기(Alpha-step IQ, Tencor)로 식각 깊이를 측정해 식각률을 계산하였다. 표면 거칠기 또한 단차 측정기의 표면 거칠기 프로그램을 이용하여 분석하였다. 식각 벽면과 표면 상태는 주사전자현미경(Field-emission scanning electron microscopy)을 이용하여 관찰하였다. 분석 결과는 1) 펄스 직류의 전압이 증가하면 전극에 걸리는 파워가 올라가고 GaAs와 AlGaAs의 식각률도 증가하였다. 2) 76 mTorr 공정 압력, $0.7{\mu}sec$. 펄스 직류 시간과 200 kHz 주파수 일 때 10 sccm $BCl_3$ 펄스 직류 플라즈마에서 GaAs와 AlGaAs 둘 다 약 $0.4{\mu}m/min$ 이상의 식각 속도를 보여주었다. 3) 식각 선택도는 펄스 직류의 전압이 높아지면 증가하였고, 펄스 직류 주파수의 증가도 공정 파워와 GaAs와 AlGaAs의 식각률을 증가시켰다. 4) 그러나 펄스 직류 주파수가 150kHz 이하일 때에는 GaAs와 AlGaAs가 거의 식각되지 않았다. 5) 표면 거칠기는 펄스 직류 주파수가 증가하면 미세하게 좋아졌고 플라즈마는 펄스 직류 주파수가 100~250kHz 일 때 생성되었다. 6) 펄스 직류 시간의 증가는 공정 파워, 식각률, 식각 선택도 모두의 증가를 가져왔다. 7) 광학발광분석기(OES) 데이타는 $BCl_3$ 플라즈마에서 넓은 범위(450~700nm)에서의 염소(Cl) 분자 피크를 나타내었다. 8) 전자 현미경 사진은 펄스 직류 전압이 400 V보다 550 V 일 때보다 더 이방성(Anisotropic)측면과 부드러운 표면을 나타냈지만, 조금의 홈(Trench)이 발견되었다. 결론적으로 펄스 직류 $BCl_3$ 플라즈마는 GaAs와 AlGaAs의 건식식각에서 우수한 결과를 나타냈었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.110-110
• /
• 2010

현재 박막 트랜지스터는 비정질 실리콘 기반의 개발이 주를 이루고 있으며, 이 비정질 실리콘은 성막공정이 간단하고 대면적에 용이하지만 전기적인 특성이 우수하지 않기 때문에 디스플레이의 적용에 어려움을 겪고 있다. 이에 따라 poly-Si을 이용한 박막 트랜지스터의 연구가 진행되고 있는데, 이는 공정온도가 높고, 대면적에의 응용이 어렵다. 따라서 앞으로 저온 공정이 가능하며 대면적 응용이 용이한 박막 트랜지스터의 연구가 필수적이다. 한편 최근 박막 트랜지스터의 채널층으로 사용되는 물질에는 oxide 기반의 ZnO, SnO2, In2O3 등이 주로 사용되고 있고, 보다 적합한 채널층을 찾기 위한 연구가 많이 진행되어 왔다. 최근 Hosono 연구팀에서 IGZO를 채널층으로 사용하여 high mobility, 우수한 on/off ratio의 특성을 가진 소자 제작에 성공함으로써 이를 시작으로 IGZO의 연구 또한 세계적으로 활발한 연구가 이루어지고 있다. 특히, ZnO는 wide band gap (3.37eV)을 가지고 있어 적외선 및 가시광선의 투과율이 좋고, 전기 전도성과 플라즈마에 대한 내구성이 우수하며, 낮은 온도에서도 성막이 가능하다는 특징을 가지고 있다. 그러나 intrinsic ZnO 박막은 bias stress 같은 외부 환경이 변했을 경우 전기적인 성질의 변화를 가져올 뿐만 아니라 고온에서의 공정이 불안정하다는 요인을 가지고 있다. ZnO의 전기적인 특성을 개선하기 위해 본 연구에서는 hafnium을 doping한 ZnO을 channel layer로 소자를 제작하고 전기적 특성을 평가하였다. 이를 위해 DC magnetron sputtering을 이용하여 ZnO 기반의 박막 트랜지스터를 제작하였다. Staggered bottom gate 구조로 ITO 물질을 전극으로 사용하였으며, 제작된 소자는 semiconductor analyzer를 이용하여 출력특성과 전이 특성을 평가하였으며, ZnO channel layer 증착시 hafnium이 도핑 되는 양을 조절하여 소자를 제작한 후 intrinsic ZnO의 소자 특성과 비교 분석하였다. 그 결과 hafnium을 doping 시킨 소자의 field effect mobility가 $6.42cm^2/Vs$에서 $3.59cm^2/Vs$로 낮아졌지만, subthreshold swing 측면에서는 1.464V/decade에서 0.581V/decade로 intrinsic ZnO 보다 좋은 특성을 나타냄을 알 수 있었다. 그리고 intrinsic ZnO의 경우 외부환경에 대한 안정성 문제가 대두되고 있는데, hafnium을 도핑한 ZnO의 경우 temperature, bias temperature stability, 경시변화 등의 다양한 조건에서의 안정성이 확보된다면 intrinsic ZnO 박막트랜지스터의 문제점을 해결할 수 있는 물질로 될 것이라고 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.159-160
• /
• 2012

지난 30년 동안 플래시 메모리의 주류 역할을 하였던 부유 게이트 플래시 메모리는 40 nm 기술 노드 이하에서 셀간 간섭, 터널 산화막의 누설전류 등에 의한 오동작으로 기술적 한계를 맞게 되었다. 또한 기존의 비휘발성 메모리는 동작 시 높은 전압을 요구하므로 전력소비 측면에서도 취약한 단점이 있다. 그러나 이러한 문제점들을 기존의 Si기반의 소자기술이 아닌 새로운 재료나 공정을 통해서 해결하려는 연구가 최근 활발하게 진행되고 있다. 특히, 플래시 메모리의 중요한 구성요소의 하나인 터널 산화막은 메모리 소자의 크기가 줄어듦에 따라서 SiO2단층 구조로서는 7 nm 이하에서 stress induced leakage current (SILC), 직접 터널링 전류의 증가와 같은 많은 문제점들이 발생한다. 한편, 기존의 부유 게이트 타입의 메모리를 대신할 것으로 기대되는 전하 포획형 메모리는 쓰기/지우기 속도를 향상시킬 수 있으며 소자의 축소화에도 셀간 간섭이 일어나지 않으므로 부유 게이트 플래시 메모리를 대체할 수 있는 기술로 주목받고 있다. 특히, TBM (tunnel barrier engineered memory) 소자는 유전율이 큰 절연막을 적층하여 전계에 대한 터널 산화막의 민감도를 증가시키고, 적층된 물리적 두께의 증가에 의해 메모리의 데이터 유지 특성을 크게 개선시킬 수 있는 기술로 관심이 증가하고 있다. 본 연구에서는 Si3N4/Ta2O5를 적층시킨 staggered구조의 tunnel barrier를 제안하였고, Si기판 위에 tunnel layer로 Si3N4를 Low Pressure Chemical Vapor Deposition (LPCVD) 방법과 Ta2O5를 RF Sputtering 방법으로 각각 3/3 nm 증착한 후 e-beam evaporation을 이용하여 게이트 전극으로 Al을 150 nm 증착하여 MIS- capacitor구조의 메모리 소자를 제작하여 동작 특성을 평가하였다. 또한, Si3N4/Ta2O5 staggered tunnel barrier 형성 후의 후속 열처리에 따른 전기적 특성의 개선효과를 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 춘계학술대회 논문집 디스플레이 광소자 분야
• /
• pp.84-87
• /
• 2005

본 논문에서는 p-type 고분자 물질인 P3HT (Poly-3-hexylthiophene)를 잉크젯 프린팅 방식으로 활성화층을 적층함으로써 Organic thin film transistor를 제작하여 이에 대한 특성을 연구하였다. Piezoelectric 방식의 잉크젯 프린팅을 이용하여 P3HT single drop jetting 시 두께 $150{\sim}200{\AA}$, 직경 약 70 ~ 80 um정도의 drop profile을 얻을 수 있었다. P3HT의 solvent로서 Chlorobenzene을 사용하여 농도 약 0.5 wt.%의 Ink-jet용 ink를 제작하여 이를 Channel Width 37, 236 um 크기의 Au 전극 위에 jetting 하여 각각의 특성을 측정하였다. 상기 실험은 상온의 외부환경에서 실시되었으며 실험 결과 최대 ${\mu}=1{\times}10^{-2}\;cm^2/Vsec$, $I_{on}/I_{off}=10^3{\sim}10^4$ 정도로서 off current가 높은 편이나 이동도 측면에서는 다른 방법의 박막 증착 실험결과와 비교할 때 동등 수준의 결과를 얻을 수 있었다.