• 한국차세대컴퓨팅학회논문지
• /
• 제13권4호
• /
• pp.40-51
• /
• 2017

최근 모바일 디바이스에서 수행되는 응용 프로그램이 데이터-집약적으로 변화함에 따라, 모바일 메모리에 요구되는 대역폭 및 소모되는 에너지가 증가하고 있으며 이를 개선하기 위한 여러 연구 및 기술 개발이 진행되고 있다. 그러나, 최신 모바일 메모리 기술 (LPDDR 혹은 Wide I/O) 시스템 측면 연구는 많이 이루어지지 않은 실정이다. 특히, 컴퓨터 시스템적인 측면에서 이러한 기술들의 정량적인 평가는 모바일 메모리 기술 개선에 매우 중요한 척도가 될 수 있다. 본 논문에서는 현재 모바일 디바이스에서 사용되는 모바일 DRAM (Wide I/O and LPDDR3)을 채용한 컴퓨터 시스템을 시뮬레이션하고 이를 통해 얻은 결과를 바탕으로 차세대 모바일 DRAM의 에너지 효율 및 성능에 직접적인 영향을 주는 세부적인 요소를 정량적으로 분석하고 어느 부분이 개선점이 될 수 있는지를 보여준다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.1128-1131
• /
• 2009

폐쇄적 무선망 및 단말 플랫폼의 개방화 추세에 따라 이동통신사업자(MNO)는 자사 고객 retention 및 신규 수익창출을 위해 다양한 전략을 수립하고 있다. 그리고 고객은 이러한 개방 환경에서 이동통신사업자(MNO)의 단말 및 망에 구애받지 않고 자신의 개인정보 및 멀티미디어 컨텐츠 서비스를 편리하게 이용하기를 원하고 있다. 본 논문에서는 와이브로(WiBro)가입자 인증을 위해 단말에 필수 탑재되는 UICC 에 웹 기능 및 대용량 메모리 기술을 추가하여 이를 기반으로 개인화 서비스 제공을 위한 인프라 구축 사례를 살펴본다. 먼저, UICC 기반 개인화 서비스 인프라를 구성하는 UICC 및 단말에서 구현되어야 할 SCWS 및 대용량 메모리 처리 기술을 소개하고 이를 위한 기술 요구사항을 정의한다. 그리고, 해당 UICC 및 단말을 원격에서 관리하기 위해 플랫폼에서 구현하여야 할 제어 프로토콜 기술을 살펴보고, 이를 위한 기술 요구사항을 정의한다. 다음으로 최종적으로 구축된 전체 시스템의 구성 및 서비스 흐름을 기술하고, 끝으로 이러한 인프라를 통하여 제공될 수 있는 개인화 서비스를 소개하고 향후 방향을 소개함으로써 글을 맺는다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권2호
• /
• pp.41-46
• /
• 2015

컴퓨터 사용 환경이 모바일 시장 및 소형 전자기기 시장 등으로 다양해짐에 따라 저전력 고성능 시스템에 대한 요구도 커지고 있다. 3차원 die-stacking 기술은 한정된 공간에서 DRAM의 집적도과 접근 속도를 높여 차세대 공정방식으로 많은 연구가 되고 있다. 이 논문에서는 3차원 구조의 DRAM 로직층에 재구성형 가속기를 구현하여 저전력 고성능 시스템을 구성하는 방법을 제안한다. 또한 재구성형 가속기의 지역 메모리로 캐시를 적용하고 활용하는 방법에 대해서 논의한다. DRAM의 로직층에 재구성형 가속기를 구현할 경우 위치적인 특성으로 데이터 전송 및 관리에 필요한 비용이 줄어들어 성능을 크게 향상시킬 수 있다. 제안된 시스템에서는 최대 24.8의 스피드업을 기록하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• 한국통신학회논문지
• /
• 제30권12B
• /
• pp.831-837
• /
• 2005

개인용 일반적 용도의 컴퓨터는 탁상용에서 태블릿 PC나 PDA와 같은 이동가능한 모바일 디바이스로 발전되어 왔다. 반도체 분야의 기술혁신은 그러한 형태적 요소를 진보된 입출력장치들과 함께 상당히 강력한 프로세서와 메모리 부시스템으로 패키징을 하는 것을 가능하게 하였다. 마침내 이들 부시스템들은 작게 구성되어 입을 수 있는 컴의 형태로 만들어질 수 있게 되었다. 입을 수 있는 컴퓨터는 최근 유비쿼터스 환경에서 차세대 PC로서 주의를 얻게 되었으며 입을 수 있는 컴퓨팅기술은 더욱 더 실현 가능한 것이 되었고 소비시장과 산업에 걸쳐 더 많은 관심을 받게 되었다. 본 논문에서는 기존에 개발된 입을 수 있는 내장형 시스템 플랫품에 멀티미디어와 네트워크 기능을 강화하여 진보된 입을 수 있는 내장형 플렛폼인 WPS(Wearable Personal Station)을 제안하고 개발했다. 본 논문은 이러한 WPS의 형태, 전체적인 구성, 기능 그리고 응용프로그램에 관한 것들을 설명한다. 또한 본 논문에서는 미래의 직관적인 사용자 인터페이스와 잘 디자인된 응용들을 갖춘 차세대 컴퓨터 플랫폼의 형태에 대해 논의한다.