• Proceedings of the Korean Nuclear Society Conference
• /
• 1998.05a
• /
• pp.221-226
• /
• 1998

과잉온도 차온(Overtemperature $\Delta$T) 및 과잉출력 차온(Overpower $\Delta$T)트립에 쓰이는 온도 측정계통 총 지연시간은 6초로 구성되며 RTD 우회배관 제거시 4.5초의 RTD 응답시간(일차지연 상수로 가정)과 1.5초의 순수지연시간(전자회로 지연시간 + 그립퍼 풀림시간등)으로 구성된다. 그러나 RTD우회배관 제거전 사고분석을 일차지연상수를 3.5초, 순수지연을 2.5초로 모델링하였으므로 Simulink를 통한 영향분석과 Rack 응답시험 계단파 입력신호의 타당성을 평가하였다. RTD 응답시간은 전형적인 1차 지연요소로 나타내며 계전기나 제어봉 Gripper Release 시간 등은 순수 지연으로 가정하고 분석을 수행하고 기타 지연/지상 필터를 발전소와 동일하게 모델링하여 분석하므로써 발전소에서 일어나는 과도현상을 묘사할 수 있다는 점을 고려할 때 RTD우회배관 제거후 응답시간 지연상수가 바뀌더라도 안전하다는 결론에 도달했다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.1-3
• /
• 2001

VLSI칩 내부애서 길이가 긴 도선을 통해서 데이터를 보낼 메, 누화(crosstalk)의 영향으로 데이터 값에 따라 지연시간이 변한다. 그리고 지연시간의 변화폭도 CMOS공정이 초미세화됨에 따라서 더욱 커진다. 본 논문에서는 지연시간을 줄이기 위해서, 데이터 코딩을 이용하여 가장 긴 지연시간을 피하는 데이터 초기화에 기반한 단일선 4-위상 프로토롤을 제안한다. 제안된 프로토콜을 긴 도선에 적용함으로써 도선에서의 최대 지연시간을 최대 49% 감소시킨다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.511-513
• /
• 2000

종단간 전송 지연은 시각 동기, 네트워크 성능 측정 등에서 매우 중요한 요소이다. 그러나 IP에 기반하고 있는 Internet은 여러 통신망 상의 지연 요소를 정확히 전달할 수 있는 구조가 없기 때문에 종단간 전송에 있어 전송 지연을 정확하게 알 수 없다. 특히 UDP 네트워크의 경우 전송할 때와 수신할 때 경로가 같지 않기 때문에 일반적으로 일주 지연 시간을 이용하지만 각 편도 전송 지연 시간 차이는 시스템의 다른 요소에 대해서 오류 요소로 작용할 수 있다. 본 논문에서는 일주 지연 시간을 전송시 지연 시간과 수신시 지연 시간으로 따로 측정 분석하였다. 측정 결과 편도 전송 지연 시간 차이 값은 수십 밀리초 범위를 가지며 이는 NTP 등에서 시각을 동기화 할 때 통상적인 정확도, 수 밀리초를 훨씬 넘어선다. 이것은 편도 지연 시간 차이값이 시각 동기, 네트워크 성능 평가 등에서 중요한 오류값으로 작용한다는 것을 의미한다. 분석 결과를 실험 데이터에 적용할 경우 실제 편도 지연 시간에 근사한 값을 구할 수 있고 좀더 정확한 시각 동기, 네트워크 성능 평가가 가능하게 된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.621-623
• /
• 2000

대규모 분산 공유메모리 다중처리기는 공유메모리 접근 지연시간이 크다는 약점을 지니고 있다. 이러한 다중처리기에서 모든 메모리 요청이 홈노드를 통해 이루어지는 디렉토리 기반의 캐쉬 일관성 유지 기법의 사용은 메모리 접근 지연시간을 더욱 크게하는 요인으로 작용한다. 뿐만 아니라 메모리 접근 지연시간은 시스템의 규모가 커질수록 전체 성능에 중요한 요소로 작용하므로, 대규모 시스템에서 이를 줄이기 위해서 많은 연구들이 있었다, 본 논문에서는 메모리 읽기 지연시간을 줄이는 새로운 캐쉬 일관성 유지 기법을 제안한다. 제안된 기법은 적응적 메모리 갱신을 이용하여 구현되었다. 적응적 메모리갱신은 홈노드의 메모리를 미리 갱신함으로써 읽기 접근 지연시간을 줄이는 방법이다. 이를 위해서 홈노드는 메모리 접근 유형을 분석해야 한다. 대부분의 공유메모리 접근은 일정한 유형을 지니므로 이를 토대로한 홈노드의 갱신은 높은 적중률을 보인다. 제안된 프로토콜의 성능을 측정하기 위하여 모의실험을 하였다. 모의실험 결과는 제안된 프로토콜에서 읽기 지연시간과 실행시간이 감소하는 것을 나타낸다.

• The Journal of the Acoustical Society of Korea
• /
• v.33 no.2
• /
• pp.118-125
• /
• 2014

An approximation of speed of sound in the measurement plane is essential for the inverse estimation of temperature. To this end, an inverse problem relating the measured retarded time data in between set of sensors and actuators array located on the wall is formulated. The involved transfer matrix and its coefficient vectors approximate speed of sound of the measurement plane by using the radial basis function with finite number of interpolation points deployed inside the target field. Then, the temperature field can be reconstructed by using spatial interpolation technique, which can achieve high spatial resolution with proper number of interpolation points. A large number of retarded time data of acoustic paths in between sensors and arrays are needed to obtain accurate reconstruction result. However, the shortage of interpolation points due to practical limitations can cause the decrease of spatial resolution and deterioration of the reconstruction result. In this works, a regeneration for obtaining the additional retarded time data for an arbitrary acoustic path is suggested to overcome the shortage of interpolation points. By applying the regeneration technique, many interpolation points can be deployed inside the field by increasing the number of retarded time data. As a simulation example, two rectangular duct sections having arbitrary temperature distribution are reconstructed by two different data set: measured data only, combination of measured and regenerated data. The result shows a decrease in reconstruction error by 15 % by combining the original and regenerated retarded time data.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.508-510
• /
• 2000

본 논문에서는 프레임 릴레이(Frame Relay : FR) 망과 ATM(Asynchronous Transfer Mode) 망이 연동할 때, 분석 대상인 연동장치(InterWorking Unit : IWU) 수신부에서 프레임이 처리되는데 걸리는 지연시간을 분석하였다. ATM과 FR 사이의 데이터 처리속도의 차이로 인하여 연동장치의 버퍼에서 프레임이 기다리게 된다. 이 때 지연시간을 IWU에서 ATM 망에서 들어오는 프레임의 평균값을 구한 다음에 Little's formula를 이용하여 수학적으로 분석하였다. 결과적으로 FR 연결된 수가 증가할수록 연동장치에서 프레임의 지연시간은 지수적으로 증가함을 알 수 있었다. 또한 지연시간을 분석하므로 해서 연동장치에서 timeout의 시간을 결정하여 프레임을 재전송할 수 있는 시간을 결정할 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04b
• /
• pp.619-622
• /
• 2001

실시간 응용 프로그램은 미디어 데이터간에 만족되어야 할 동기화 제약조건(synchronization constraints)을 가지고 있다. 이러한 제약조건은 프리젠테이션 되어야 할 미디어 데이터간의 지연시간 및 서비스 품질을 나타낸다. 미디어 데이터간의 지연시간 및 서비스 품질을 효율적으로 표현하기 위해서는 이에 적합한 새로운 동기화 기법이 요구된다. 제안된 논문은 가변적 전송 지연 시간을 흡수하면서 미디어 데이터간의 동기화를 수행하는 동적 동기화이다. 즉, 최대 지연 지터 시간을 이용한 동기화 구간 조정과 지연시간의 변화에 따른 가변적 대기 시간을 융통성 있게 처리하여 미디어 데이터간의 동기화 요구를 만족시킬 수 있는 기법이다. 본 논문은 동기화 구간 조정을 처리하기 위해 지연 지터를 적용함으로써 트래픽 증가로 인한 미디어 데이터의 손실 시간 및 지연시간의 변화로 인한 데이터 손실을 감소시켰다. 그리고 스무딩 버퍼의 대기 시간을 가변으로 처리함으로써 지연시간의 변화로 인한 불연속을 감소시켰다. 제안된 논문은 고품질 서비스의 보장을 요구하는 시스템에 적합하며 재생율 증가와 손실율 감소 등 서비스 품질을 향상시켰다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.136-138
• /
• 1998

작업들이 자원을 공유하는 경우 예측하기 어려운 지연시간이 발생한다. 다중 프로세서 시스템에서의 자원공유로 인한 지연시간은 더욱 예측하기 어렵다. 실기간 시스템의 스케줄 가능성 검사를 위해서는 이러한 지연시간을 정확히 예측해야한다. 선점가능한 우선순위 구동 CPU 스케줄링 알고리즘에 의해서 다른 우선순위의 작업과의 동기화는 우선순위 역전 문제를 야기한다. 본 논문에서는 다중 프로세서에서의 동기화 프로토콜을 제안하고 작업의 지연시간을 분석한다. 다른 프로세서에 할당된 작업들이 수행중인 자원을 요구할 때, 자원을 수행하는 작업의 우선순위를 높여줌으로써 자원수행을 빠르게 종료하게 한다. 이로 인해 자원에 의한 지연을 최소화한다. 특히, 높은 우선순위 작업의 경우 더욱 작은 지연시간을 갖게한다. 시뮬레이션을 통한 Shared Memory Protocol [5]과의 비교, 분석 결과 성능의 향상을 보임을 알 수 있다. 다양한 작업집합에 대한 지연시간을 분석하였다.

• Proceedings of the KIEE Conference
• /
• 1999.11c
• /
• pp.687-689
• /
• 1999

본 논문에서는 이산 제어 시스템의 작업 수행 시, 특정작업에 있어서의 불규칙한 시간 지연 때문에 시스템이 불안정해지는 것을 막기 위해 시간 지연을 갖는 시스템의 안정도를 분석한다. Soft real time OS인 Windows NT 운영체제를 갖는 PC-based 이산 제어 시스템에서는 하드웨어적으로 인터럽트를 사용하여 시간 제한성이 있는 작업을 수행한다. 그러나 인터럽트와 함께 수반되는 DPC(Deferred Procedure Call)의 불규칙한 수행 시간 때문에 다른 작업이 수행되어야 할 표본시간이 길어지게 된다. 이러한 현상으로 다른 작업의 시간 지연이 발생하게 되며, 시간 지연은 시스템을 불안정하게 하는 요인이 된다. 안정성 분석 면에서 보면, 시간 지연을 고려하지 않은 시스템의 극점은 안정한 위치에 존재하게 되는데 반해, 시간 지연을 고려한 시스템의 극점은 불안정한 위치에 존재하게 된다. 따라서 본 논문에서는 시간 지연이 존재하는 제어 시스템의 안정성을 보장하기 위해서 시스템의 안정성을 분석한다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.8
• /
• pp.2204-2212
• /
• 1999

In this paper, we present techniques which perform incremental timing analysis using Timed Boolean Algebra that solves the false path problem and extracts the timing information in combinational circuits. Our algorithm sets histories of internal inputs that are substituted for internal output and extracts maximal delays through checking sensitizability of primary outputs. Once finding the sum of primitive delay terms, then it applies modified delay with referencing histories of primary output and it can extract maximal delays of primary outputs fast and efficiently. When the structure of circuit is changed, there is no need to compute the whole circuit again. We can process partial timing analysis of computing on the gates that are need to compute again. These incremental timing analysis methods are considered both delay changes and structure of circuit, and can reduce the costs of a trial error in the circuit design.