• 천문학회보
• /
• 제37권2호
• /
• pp.220.1-220.1
• /
• 2012

우주물체 전자광학 감시체계(OWL: Optical Wide-field Patrol)는 광학망원경을 통해 우주물체를 검출하는 시스템이다. 검출기 시스템의 하드웨어 구성은 Chopper, Filter Wheel, De-Rotator로 구성된 Wheel station과 CCD 카메라로 구성된다. Chopper는 CCD 영상에서 위성의 궤적을 자르는 역할을 하고 Filter Wheel은 관측대상의 파장 영역대를 선택하는 기능을 한다. 영상획득용 CCD카메라는 천문관측용 Full Frame 방식의 카메라를 사용하고 있으며 모델명 PL16803의 FLI 제품을 사용한다. 검출기시스템은 시스템 부팅 후 "Health check"를 통하여 검출기시스템의 상태를 점검하고 "과거이력관리" 및 "과거미처리 영상관리"를 점검하여 부팅 이전에 비상사태 등으로 인해, 비정상적으로 종료되어 처리되지 못한 명령이나 영상자료를 처리한다. 그리고 이에 대한 보고서를 기록하여 보관한다. 검출기시스템은 관측명령서(OCF: Observation Command File)를 받게 되면 자동 관측을 수행하며, 자동 관측 전에 "OCF 동기화"를 통하여 최신의 명령을 유지한다. 자동 관측이 종료된 후에는 획득한 영상을 처리하는 과정을 진행한다. 영상자료 처리과정 중에는 위성의 궤적을 "Line-Detection"을 통해 검출하고 World Coordinate System(WCS)를 계산 한 후, 이미지 상의 특정 위성 궤적의 좌표를 RA, DEC으로 표현되는 위치정보를 획득하도록 프로그램되어 있다. 이 외에도 운용 소프트웨어에는 자동 초점기능을 수행하는 기능도 포함하고 있다. 본 연구에서는 검출기 부분에 대한 설계 및 시험의 과정을 기술하였다.

• 한국농림기상학회지
• /
• 제8권1호
• /
• pp.28-35
• /
• 2006

근년에 자주 나타나고 있는 봄철 과원의 서리피해는 관측된 기온이 비슷한 지역일지라도 개화 혹은 발아 단계의 과원에서 집중되고 있어 효율적인 상해 경보시스템 운영을 위해서는 발아기 혹은 만개기의 정확한 예측이 필요하다. 품종별 모수가 알려져 있는 포도 거봉, Campbell Early를 대상으로 생물계절모형을 적용하여 발아기를 추정하고 최저기온 예상치와 함께 늦서리 위험도 추정방법을 제시하였다. 이 방법은 발아 이후에 최저기온이 영하로 내려가면 상해가 발생한다고 가정하는데, 추정값의 오차범위를 고려한 발아일 이후 일 최저기온이 $-1.5^{\circ}C$ 이하로 떨어지면 경보(Warning), ${\pm}1.5^{\circ}C$ 사이면 주의보(Watch)를 발령한다. 이 방법을 2004년과 2005년 4월 경기 안성의 포도원에 적용하여 결과의 신뢰도를 확인하였다. 같은 방법으로 1971-2000평년의 기후조건에서 예상되는 안성지역의 포도 늦서리피해 위험지역을 30 m의 고해상도 전자기후도로 표현하였다. 안성시 전역을 30 m 격자점으로 표현하면 총 608,585개로 구성되는데, 평년의 포도 상해위험지역 판정결과 거봉은 1,059지역이, Campbell Early는 2,788지역이 주의지대로 예상된다.

• 전력전자학회논문지
• /
• 제11권5호
• /
• pp.404-408
• /
• 2006

본 논문에서는 복소 벡터 동기 좌표계 비례 적분(PI) 전류 제어기의 안티 와인드업(anti-windup)이득 설정에 대해 논의한다. 복소 벡터 동기 좌표계 비례 적분 전류 제어기는 시스템 제정수 변동에 기존의 비례 적분 전류 제어기 보다 더 강인한 특성을 보인다. 복소 벡터 전류 제어기 역시 적분기를 포함하고 있으며, 엑츄에이터(actuator)의 물리적인 한계로 전압이 포화되는 경우에는 안티 와인드업이 필요하게 되고, 적절치 못한 안티 와인드업 이득 설정은 제어 시스템의 동특성을 저하시킬 수 있다. 따라서 복소 벡터 동기 좌표계 비례 적분 전류 제어기에 적합한 안티 와인드업 이득을 제안하였고, 제안된 알고리즘의 유효성은 실험을 통하여 검증하였다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.76-81
• /
• 2013

130nm CMOS 공정 라이브러리를 이용하여 125MHz로 동작하는 새로운 위상 주파수 검출기 기반 DPLL을 설계하였다. 이 DPLL은 중간 주파수대 응용을 위해 지터와 록 시간을 줄이려고 전형적인 DPLL에 반전 에지 검출기를 포함하고 있다. XOR 기반 반전 에지 검출기들은 출력을 보다 빨리 변화시키기 위하여 기준 신호보다 빠른 전이를 얻는데 사용된다. HSPICE 시뮬 레이터는 모의실험을 위해 Cadence환경에서 사용되었다. 제안된 위상 주파수 검출기를 가진 DPLL의 성능은 종래의 위상 주 파수 검출기를 가진 것의 성능과 비교하였다. 종래의 PLL은 약 0.1245 ns의 최대 지터를 가지고 록 하는데 최소 $2.144{\mu}s$가 걸린 반면에, 제안한 검출기를 가진 PLL은 약 0.1142 ns의 최대 지터를 가지고 록 하는데 $0.304{\mu}s$가 걸린다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(1)
• /
• pp.36-39
• /
• 2003

The push pull forward converter is a very suitable circuit for low output voltage, high output current applications with a wide input voltage range. All the magnetic components (output inductor, transformer, input filter) can be integrated into a single core. The integrated magnetics can reduce the number of the magnetic components. Developed the push pull forward converter rating are of 36 $\~$72V input and 3.3V/30A output. In this converter, the efficiency was measured by $76.4\%$ at full load and 82.95$\%$ at full load. The maximum efficiency is up to 83.$\%$ at 200kHz switching frequency, l1A output.

• 전자공학회논문지S
• /
• 제34S권2호
• /
• pp.112-120
• /
• 1997

The clamp mode (CM) forward zero voltage switching multi resonant converter (ZVS-MPC) with self-driven synchronous rectifier is studied. The loss at the synchronous rectification stage of the converter is analyzed using MOSFET piecewise linear model and is compared with the loss at the conventional schottky diode rectification stage of th econverter. From the results of the analysis, it is known that the use fo MOSFETs as a synchronous rectifier reduces the loss at the rectification stage overthe whole load range comparing the use of schottky diodes as a conventional rectifier in the converter. In order to verify the validit of the analysis, we have built a 33W(3.3V/10A) CM forward ZVS-MRC with self-driven synchronous rectifier, in which switching frequency is 1MHz, and tested. FRom the experimental results, it is known that the synchronous rectification achieved about 1W improvement in the loss at the rectification stage and about 3% in the efficiency at the converter as compared with the conventional schottky diode rectification.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 추계학술대회 논문집
• /
• pp.40-42
• /
• 2007

최근 컴퓨터 및 통신, 정보화산업 발전 및 수요에 따라 전원장치의 고집적화, 고효율화 및 고 기능화를 통한 소형화 기술 수요가 증가하고 있다. 스위칭모드 전원장치는 반도체 소자의 스위칭을 이용하여 전력변환을 하며 이를 보다 소형화하고 고밀도화시키며 시스템에 직접 장착할 수 있는 구조로 설계한 전원장치가 온보드 전원장치이다. 본 논문에서는 온보드 전원의 고밀도, 고집적화와 더불어 정전압 온보드 전원에 기능을 추가하여 정전류원으로 동작하는 온보드 전원을 제안한다. 제안한 회로는 능동 클램프 포워드 컨버터를 사용하였으며 2 차측 동기스위치를 이용하였다. 또한 정전압원과 정전류원으로 동작시 입력의 변화와 부하의 변화에 따른 빠른 응답속도를 가지는 제어기를 설계하였다. 제안회로는 이론적인 해석과 100W 실험장치를 통해 시험하며 그 타당성을 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.394-395
• /
• 2011

In order to increase the power conversion efficiency and improve the power factor, a modified forward converter is proposed, which adopts a capacitive output filter instead of the inductive output filter of the conventional forward converter. Therefore, the proposed converter has wide input voltage range in opposite to that of the conventional forward converters. Moreover, the proposed converter uses the critical conduction mode for automatic current shaping to improve the power factor. As a result, the proposed converter can achieve quasi-resonant zero-voltage-switching, which can minimize the switching loss of main MOSFET. In addition, the operational principle of the proposed converter is analyzed and the characteristic of the proposed converter is investigated in this paper. To validate the effectiveness of the proposed converter, a prototype of 13W is implemented and the experimental results are discussed in more detail.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.54-57
• /
• 1999

일산복합화력발전소 소내 중요설비에 전력을 공급하는 무정전 전원장치의 출력측 전압파형의 종합 왜율을 IEEE 출력기준인 5%로 억제하여 설비의 안정적 동작을 확보하기 위하여 고조파 분석을 행하였다. 일산복합의 무정전 전원장치는 제어전원공급용으로서 부하가 콘덴서 입력형 정류기의 특성을 갖고 있으므로 3, 5, 7차의 주요 고조파를 포함하고 있다. 따라서 이들 각각에 대하여 부하측에서 본 무정전 전원장치의 임피던스를 작게 하여 전압종합왜율을 5%이하로 낮추어야 한다. 무정전전원장치의 출력전압, 전류 취득 자료를 분석하여 해당 차수의 고조파 제거와 역류개선을 위한 동조필터의 커패시터와 리액터의 용량을 결정하는 방법을 정리하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.406-408
• /
• 2006

본 논문은 플라즈마 디스플레이 패널(PDP) 전원공급 장치로 사용되는 DC-DC 컨버터의 동적 응답특성을 향상 시킬 수 있는 새로운 디지털 제어 알고리즘을 서술한다. 제안하는 알고리즘은 PDP에 영상을 표시하기 위한 영상 입력신호와 구동회로의 유지방전 파형의 제어를 위한 신호를 이용하여 부하전류의 변화량과 시점을 예측한다. 별도의 추가적인 전류센서를 사용하지 않고 예측된 부하전류 정보는 일반적인 디지털 전압 제어기에 피드포$\sim$워드 형태로 추가되어 적용된다. 제안된 알고리즘은 디지털 Pl 전압 제어기만을 사용한 경우에 비해 부하전류가 급격히 변동할 때 좀 더 빠른 응답특성과 낮은 출력전압 변동 특성을 보인다. 제안된 알고리즘은 FPGA를 사용하여 구현 되었으며, Buck 컨버터를 사용하여 기본 동작을 검증하였다.