• Title/Summary/Keyword: 전자검출기

Search Result 1,007, Processing Time 0.031 seconds

딥 러닝 기반의 눈 랜드마크 위치 검출이 통합된 시선 방향 벡터 추정 네트워크 (Deep Learning-based Gaze Direction Vector Estimation Network Integrated with Eye Landmark Localization)

  • 주희영;고민수;송혁
    • 방송공학회논문지
    • /
    • 제26권6호
    • /
    • pp.748-757
    • /
    • 2021
  • 본 논문은 눈 랜드마크 위치 검출과 시선 방향 벡터 추정이 하나의 딥러닝 네트워크로 통합된 시선 추정 네트워크를 제안한다. 제안하는 네트워크는 Stacked Hourglass Network를 백본(Backbone) 구조로 이용하며, 크게 랜드마크 검출기, 특징 맵 추출기, 시선 방향 추정기라는 세 개의 부분(Part)으로 구성되어 있다. 랜드마크 검출기에서는 눈 랜드마크 50개 포인트의 좌표를 추정하며, 특징 맵 추출기에서는 시선 방향 추정을 위한 눈 이미지의 특징 맵을 생성한다. 그리고 시선 방향 추정기에서는 각 출력 결과를 조합하여 최종 시선 방향 벡터를 추정한다. 제안하는 네트워크는 UnityEyes 데이터셋을 통해 생성된 가상의 합성 눈 이미지와 랜드마크 좌표 데이터를 이용하여 학습하였으며, 성능 평가는 실제 사람의 눈 이미지로 구성된 MPIIGaze 데이터셋을 이용하였다. 실험을 통해 시선 추정 오차는 3.9°의 성능을 보였으며, 네트워크의 추정 속도는 42 FPS(Frame per second)로 측정되었다.

양성자 빔 선량 분포 검증을 위한 감마 꼭지점 영상 장치의 양면 실리콘 스트립 검출기 신호처리 모듈 개발 (Development of Signal Processing Modules for Double-sided Silicon Strip Detector of Gamma Vertex Imaging for Proton Beam Dose Verification)

  • 이한림;박종훈;김재현;정원균;김찬형
    • Journal of Radiation Protection and Research
    • /
    • 제39권2호
    • /
    • pp.81-88
    • /
    • 2014
  • 최근, 인체 내 양성자 빔의 선량 분포를 검증하기 위해 새로운 개념의 영상기법인 감마 꼭지점 영상(gamma vertex imaging, GVI)이 제안되었다. GVI는 양성자 빔과 매질과의 핵반응으로 인해 발생하는 즉발감마선의 발생 위치를 결정하기 위해 입사한 감마선을 전자 변환기에서 전자로 변환한 후 전자의 궤적을 추적하는 방법을 사용한다. GVI 영상장치는 감마선을 전자로 변환하기 위한 전자 변환기, 전자 궤적을 추적하기 위한 2대의 양면 실리콘 스트립 검출기(double-sided silicon strip detector, DSSD)와 전자의 에너지 결정을 위한 섬광체 흡수부 검출기로 이루어진다. 본 연구에서는 GVI 영상 장치를 구성하는 DSSD 전용의 신호처리 장치를 구성하는 핵심 장치인 전하 민감형 전치증폭기(charge sensitive preamplifier, CSP) 모듈과 성형 증폭기 모듈을 개발하였으며, 상용 제품과 성능을 비교해 보았다. 감마선원의 에너지 스펙트럼 측정 결과, 자체제작 CSP 모듈이 상용 제품보다 에너지 분해능이 약간 낮은 것을 확인하였으며, 성형 증폭기의 경우 거의 동일한 성능을 보여주는 것을 확인할 수 있었다. 개발된 신호처리 장치의 노이즈의 크기를 나타내는 $V_{rms}$ 값은 6.48 keV으로 평가되었으며, 이는 145 ${\mu}m$의 DSSD에 전달되는 전자의 에너지( > ~51 keV)를 고려할 때 본 장치를 이용하여 전자의 궤적을 충분히 정확하게 결정할 수 있음을 확인할 수 있음을 보여준다.

수치해석을 통한 SEM 챔버내의 이차전자 거동해석 및 이차전자 검출기의 최적 장착 위치 선정 (The Behavior of Secondary Electrons and Optimal Mounting Position of a Secondary Electron Detector in SEM with a Numerical Analysis)

  • 부경석;전종업
    • 한국공작기계학회논문집
    • /
    • 제17권4호
    • /
    • pp.15-21
    • /
    • 2008
  • Secondary electron detectors used in scanning electron microscope accept secondary electrons emitted from the specimen and convert them to an electrical signal that, after amplification, is used to modulate the gray-level intensities on a cathode ray tube, producing an image of the specimen. In order to acquire images with good qualities, as many secondary electrons as possible should be reached to the detector. To realize this it is very important to select an appropriate mounting position and angle of the detector inside the chamber of scanning electron microscope. In this paper, a number of numerical simulations are performed to explore the relationships between detection rates of secondary electrons and the values of some parameters, such as distances between the detector and sample, relative mounting positions of scintillator positioned inside the detector with respect to detector cover, two types of mounting angles of the detector. The relationships between detection rates and applied voltages to corona ring and faraday cage, and energies of secondary electrons are investigated as well.

ECG 신호에서 적응적 불응기를 이용한 R-wave 검출 알고리즘 (R-wave Detection Algorithm in ECG Signal Using Adaptive Refractory Period)

  • 김정준;김진섭;박길흠
    • 전자공학회논문지
    • /
    • 제50권5호
    • /
    • pp.242-250
    • /
    • 2013
  • 본 논문에서는 심장의 심근세포의 탈분극과 재분극을 반영하는 불응기(Refractory Period)를 이용한 R-파 검출 알고리즘을 제안한다. 제안 알고리즘은 R-파의 특징과 가변 불응기를 이용하여 R-정점을 검출한다. 먼저 상대적으로 높은 전위 점을 R-정점 후보로 추출하고, 그 후보 점에 대해 첨도와 전위를 고려한 불응기를 구한다. 다음으로 불응기내에서 R-파의 형태학적 특징을 이용하여 R-정점을 검출한다. 제안 알고리즘은 적은 연산을 가지므로 실시간 처리가 가능하다. 제안한 알고리즘을 MIT-BIH 부정맥 데이터베이스의 모든 레코드에 적용한 결과 99.7% 이상의 매우 우수한 검출율을 보였다.

시험 가이드라인을 결정하기 위한 정량적인 결함 분석 사례 연구 (Quantitative Analysis of Development Defects to Guide Testing)

  • 이재기;신상권;남상식;박권철
    • 전자통신동향분석
    • /
    • 제18권2호통권80호
    • /
    • pp.99-109
    • /
    • 2003
  • 검출된 소프트웨어의 결함에 대한 분석은 소프트웨어의 품질을 향상시키기 위한 여러 활동에 많은 도움을 주고 있다. 특히 개발중인 소프트웨어 컴포넌트들에 대한 검출된 결함 분석은 개발기간에 소프트웨어내에 숨어있는 결함(latent defect)에 초점이 맞추어져 시험에 많은 도움을 주고 있다. 본 논문은 대형 교환 소프트웨어로부터 시험에서 검출된 결함 데이터를 이용하여 소프트웨어의 특성을 조사, 분석하여 이를 시험에 활용하고 시험의 효율성과 시험효과에 대한 가이드 라인을 제안한다.

CdTe기반의 엑스선 검출기의 표면 구조에 따른 박막의 전기적 특성평가

  • 김대국;신정욱;이영규;이지윤;노성진;박성광;남상희
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.432-432
    • /
    • 2013
  • 현대에 이르러 직접방식 엑스선 검출기에서는 기존의 a-Se을 주로 이용하였지만, 고전압 인가에 따른 회로 손상과 짧은 수명, 그리고 누설전류에 따른 안전의 문제 등으로 낮은 에너지 밴드갭과 높은 흡수효율, 비저항 등에 의거한 다양한 대체 물질에 대한 연구가 활발하게 이루어져가고 있다. 본 논문에서는 직접방식 엑스선 검출물질로 전기이동도와 흡수효율이 뛰어나고, 밴드갭이 낮아 태양전지분야 뿐만 아니라 최근 엑스선 검출물질로 각광받고 있는 CdTe를 선정하였다. 연구의 목적은 PVD (Physical Vapor Deposition)방식의 CdTe 검출 물질의 제작과정에서 CdTe가 기화되어 하부전극 기판에 증착될 시, 하부전극 기판 온도에 따른 CdTe의 박막형성과 전기적 측정을 실시하여 그에 따른 최적의 증착조건을 선정하는 것이다. 하부전극 기판으로는 Au/glass를 사용하였으며 증착 시, $200^{\circ}C$, $300^{\circ}C$, $400^{\circ}C$로 나누어 특성을 평가하였다. 시료는 파우더형태의 다결정CdTe를 120 g를 사용하여 증착완료 시, 약 $100{\mu}m$의 박막두께를 구현하였다. PVD증착의 조건으로는 Mo재질의 보트를 사용하였으며, 증착 시 진공도는 $5{\times}10^{-6}$ Torr, 보트온도는 약 $350^{\circ}C$ 소요시간은 5시간이었다. 증착이 완료된 CdTe의 표면구조와 전기적 특성평가를 위해 SEM촬영을 실시하였고, 전기적 특성 평가를 위해 CdTe표면에 Au를 PVD방식으로 증착하였다. 실험 결과 SEM촬영을 이용한 표면특성에서는 하부전극 기판의 온도가 높아질수록 표면 결정입자가 증가하는 것을 확인할 수 있었으며, 전기적 특성에서도 하부전극 기판의 온도가 증가할수록 RQA-5 조건의 70 kVp, 100 mA, 0.03 sec 엑스선에 대한 우수한 민감도와 암전류 값을 확인하였다. 이러한 결과는 증착과정에서 온도에 따른 다결정 CdTe의 표면결정 크기 증가는 동일한 면적에서 표면결정 수의 감소를 뜻한다. 이는 결정간의 경계에서 트랩 되어지는 전자가 감소하고, 전자의 이동도 또한 높은 효율을 나타냄을 확인할 수 있었다. 따라서 본 연구를 통하여 CdTe기반의 직접방식 엑스선 검출기 제작과정에서 증착 시 하부전극기판 온도가 증가할수록 결정의 크기가 증가하여 최적의 전기적 특성을 나타냄을 검증할 수 있었다.

  • PDF

내장형 전류 감지회로를 이용한 타이밍 오류 검출기 설계 (Design of a Timing Error Detector Using Built-In current Sensor)

  • 강장희;정한철;곽철호;김정범
    • 전기전자학회논문지
    • /
    • 제8권1호
    • /
    • pp.12-21
    • /
    • 2004
  • 오류제어는 많은 전자 시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 발생하는 타이밍 위반의 결과로 나타나는 비정상적인 신호지연으로 인한 것이며, 이는 주로 과도고장에 의해 발생한다. 본 논문에서는 CMOS 회로의 동작 중에 타이밍 오류를 검출하는 회로를 설계하였다. 타이밍 오류 검출기는 클럭에 의해 제어되는 시스템의 준비시간 및 대기시간의 위반에 대한 오류를 검출할 수 있다. 설계한 회로는 데이터의 입력이 클럭 천이지점에서 변화할 때 과도전류를 측정하여 오류 검출기의 전류 감지회로에서 발생시킨 기준전류와 비교함으로써 오류의 발생 여부를 확인 할 수 있다. 이러한 방법은 클럭에 의해 동작하는 시스템의 준비시간 및 대기시간의 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. 이 회로는 2.5V 공급전압의 $0.25{\mu}m$ CMOS 기술을 이용하여 구현하였으며, HSPICE로 시뮬레이션하여 정당성 및 효율성을 검증하였다.

  • PDF