• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.12
• /
• pp.2563-2567
• /
• 2011

Advances in smart sensors, embedded systems, low-power design, ad-hoc networks and MEMS have allowed the development of low-cost small sensor nodes with computation and wireless communication capabilities that can form distributed wireless sensor networks. Time information and time synchronization are fundamental building blocks in wireless sensor networks since many sensor network applications need time information for object tracking, consistent state updates, duplicate detection and temporal order delivery. Various time synchronization protocols have been proposed for sensor networks because of the characteristics of sensor networks which have limited computing power and resources. However, none of these protocols have been designed with time representation scheme in mind. Global time format such as UTC TOD (Universal Time Coordinated, Time Of Day) is very useful in sensor network applications. In this paper we propose network time protocol extension for global time presentation in wireless sensor networks.

• Journal of the Korea Society of Computer and Information
• /
• v.11 no.1 s.39
• /
• pp.259-271
• /
• 2006

In this paper, we propose relevant to design and implementation of an integrated management system for various speech corpora. The purpose of this paper is to manage an integrated management system for various kinds of speech corpora necessary for speech research and speech corpora constructed in different data formats. In addition, ways are considered to allow users to search with effect for speech corpora that meet various conditions which they want, and to allow them to add with ease corpora that are constructed newly. In order to achieve this goal, we design a global schema for an integrated management of new additional information without changing old speech corpora, and construct a web-based integrated management system based on the scheme that can be accessed without any temporal and spatial restrictions. Finally, we describe the web based interface which are the executed results involved in the service and show the efficiency of using the index view for implementation of integrated management system.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.1
• /
• pp.109-121
• /
• 1999

VLIW(Very Long Instruction Word)기술을 이용한 프로세서는 최근에 다른 어떠한 형태의 프로세서보다 좋은 성능을 보일 것으로 기대되고 있다. 컴파일러가 전역적인 분석을 진행하여 명령어 수준의 병렬성을 , VLIW 구조를 위한 많은 컴파일 기술이 연구되어왔다. 컴파일 기술의 연구에 대해 보다 신뢰성 있는 결과를 얻기 위해서는 자신의 새로운 기술이 첨가될 수 있는 기본 토대로서 VLIW 컴파일러 및 실험환경을 구축하는 것이 필요하다. 본 논문에서는 VLIW 프로세서를 위해 GURPR을 기반으로 한 소프트웨어 파이프라이닝등 기존의 병렬성 증진 최적화 기법등을 포함한 병렬화 컴파일러를 개발하였고, 시뮬레이터 환경에서 테스트하였다. 실험 결과, 몇몇 벤치마크는 최대 30% 까지 실행시간이 시간이 단축될 수 있음을 보였다. 본 컴파일러 시스템은 컴파일링 기술에 대한 연구에 있어 기존 모듈을 개선하는 등에 대해 많은 도움을 줄 것이며 향후 새로운 연구결과와 구현이 본 컴파일러 환경에 추가되어 성능 향상 정도를 실험할 수 있을 것으로 기대하고 있다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.11
• /
• pp.801-805
• /
• 2009

Hardware based dynamic voltage and frequency scaling is a promising technique to reduce power consumption in a globally asynchronous locally synchronous system such as a homogeneous or heterogeneous multi-core system. In this paper, FPGA prototype design of hardware based dynamic frequency scaling is proposed. The proposed techniques are applied to a FIFO based multi-core system for a software defined radio and Network-on-Chip based hardware MPEG2 encoder. Compared with a references system using a single global clock, the first prototype design reduces the power consumption by 78%, but decreases the performance by 5.9%. The second prototype design shows that power consumption decreases by 29.1% while performance decreases by 0.36%.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.513-515
• /
• 1999

웹은 소규모 정보에서 대규모 서비스에 이르기까지 광범위한 영역을 가지고 다양한 서버와 분산된 작업흐름 시스템에 대한 전역적인 환경으로 발전되어 오고 있다. 웹을 기반으로 하는 애플리케이션은 플랫폼에 관계 없이 접근가능한 브라우저와 표준화된 문서환경을 제공하며, 최소의 비용으로 단시간에 개발과 유지보수가 용이하다. 이러한 장점은 구조적인 변화와 웹 기반 구현기술의 발전을 가져왔지만 대부분의 웹 애플리케이션의 생성은 체계적인 프로세스없이 개발자의 지식과 경험에 의존하여 임시적으로 개발되어 왔다. 따라서, 고수준의 추상화를 제공하지 않는 저수준 기술에 기반한 애플리케이션 개발을 개선하고 웹을 기반으로한 애플리케이션 구축에 적용가능한 컴퍼넌트기반 개발 프로세스를 제안한다. 또한, 웹 애플리케이션에 적용 가능한 컴퍼넌트를 개발하기 위해서 분석, 설계 모델링 방법으로 네비게이션 다이아그램을 사용한다. 이는 모델링을 위한 고수준의 추상화 정의를 가능하게 함으로써 역으로의 개발을 통한 유지보수가 가능하며 구현기술의 재사용성을 기대할 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.171-172
• /
• 2009

질감 분류 기술은 패턴인식과 컴퓨터 비전 분야에서 널리 사용되는 기술로서, 최근 들어서는 감시 카메라 시스템에서의 정확한 객체 인식을 위한 회전 변화에 강인한 질감 분류 연구가 진행되고 있다. 본 논문에서는 순환 가보 웨이블렛 필터를 이용한 회전 변환에 강인한 질감 분류 방법을 제안한다. 제안하는 방법은 순환 가보 웨이블렛 필터링된 영상에서 전역 및 지역 특징 벡터를 계산하고 특징 벡터의 차이를 이용한 유사도 측정 판별식으로 질감 분류를 수행한다. Brodatz 질감 앨범을 이용한 실험에서 기존의 방법들보다 2~6% 향상된 질감 분류 비율을 확인할 수 있었다. 제안하는 방법은 질감 기반 객체 인식에 관련된 응용 분야에서 유용하게 사용될 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.10-13
• /
• 2012

임베디드 시스템은 여러 분야에서 사용되고 있으며, 그 범위는 더욱더 다양하게 늘어나고 있다. 이러한 다양성은 임베디드 시스템이 사용되는 목적에 따라 새로운 아키텍처를 요구하게 되면서, 아키텍처 구조, 동작에 대한 변경 또는 새로운 설계에 대해 개발 시간과 비용을 줄이기 위한 재목적 컴파일러의 개발 필요성과 중요성이 강조되고 있다. 더욱이 전력이 제한적인 모바일 기기에서 동작하는 어플리케이션의 최적화와 이러한 최적화를 위한 컴파일러 개발은 매우 중요한 이슈가 되고 있으며, 특히 어플리케이션 성능에 직접적인 영향을 주는 컴파일러 후단부는 다양한 방법론들이 적용되어 있고 많은 연구가 수행되고 있다. 이 논문에서는 EXPRESSION의 재목적 컴파일러인 EXPRESS의 후단부에서 코드 최적화를 위해 적용된 기법을 분석하고, 기존 코드 스케줄링과 더불어 성능 개선을 위해서 기본 블록 스케줄링을 추가한 모델을 설계하고 성능평가 방법을 제시한다.

• The KIPS Transactions:PartD
• /
• v.12D no.1 s.97
• /
• pp.159-164
• /
• 2005

In a computing environment connected pan-based computers and a server by Internet, This paper describes a language learning system evaluating the quality of a handwriting string. For the purpose of the system, this paper explains how to retrieve reference data from a database, how to evaluate the quality of a handwriting string using global and local features. The Proposed system can evaluate the qualify of a handwriting string as well as a handwriting character. The qualify can be computed in the case of different language between reference and input. Therefore, we expect that the system is very useful not only for training on handwriting but also learning a language.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.106-108
• /
• 2004

연속적이고 동기화된 미디어 스트림을 요구하는 분산 가상 환경 (DVE: Distributed Virtual Environment) 시스템은 크게 3 개 계층, 즉 가상환경, 동기화, 그리고 네트워크 계층 등으로 나누어 질 수 있다. 그 중 동기화 계층의 목적은 그룹 멤버들 간에 일관된 전역적인 상태와 멤버쉽을 유지하게 하는 것이다. 분산 가상 환경에서 이질적인 종단 시스템들 간에 효율적인 미디어 재생을 위해 적응형 동기화 기업들이 연구 되어 왔으나 기존의 적응형 동기화 기업은 가변적인 재생지연의 조절로 인하여 skipping 과 pausing 현상 을 야기한다. 본 논문에서는 분산 가상환경 시스템에서 다자간 미디어 재생을 지원하기 위한 동기화 계층을 설계하고 구현하는 방법에 대해서 기술한다. 특히, 가변적인 네트워크 상태로 인해 발생되는 이벤트 패킷 지연 (delay) 과 순서 오류 (out of sequence) 를 수신 측에서 효과적으로 제어하기 위한 적응형 동기화 재생 기법을 제안하고 skipping 과 pausing 현상을 감소시키기 위한 재생 버퍼 구조를 소개한다. 실험을 통하여 제안된 기법의 효율성을 검증하였다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.2
• /
• pp.196-208
• /
• 1999

본 논문에서는 시뮬레이션 속도 향상을 위하여 VHDL(Very high speed integrated circuit Hardware Description Language)로 기술된 디지털 회로 시뮬레이션을 위한 병렬 분산 VHDL 시뮬레이터(Parallel Distributed VHDL Simulator : PDVS)를 개발한다. 개발된 프로그램을 대규모 병렬 프로그래밍 환경에서도 수행될 수 있도록 하기 위해서 표준 통신 라이브러리인 MPI(Message Passing Interface)를 이용하여 구현된다. PDVS 의 전체적인 시스템구성도, PDVS 에 사용된 시뮬레이션 프로토콜, 전역가상시간 계산 메카니즘 및 논리적 프로세스의 내부 구성요소들간의 관계와 PDVS의 제어 흐름도를 제시한다. 그리고 본 연구에서는 병렬 분산 시뮬레이션의 병렬성 정도를 분석하기 위하여 디지털 회로의 크기 변화와 처리되는 사건수(grain size)의 변화에 따른 성능 결과를 제시한다. 이 연구에서 4배크기의 디지털 회로를 적용한 경우는 프로세서를 12개 사용할 때에 8배의 속도향상을 얻었다. 그리고 처리되는 사건의 수가 200인 경우는 프로세서를 32개 사용할 때에 12배의 속도향상을 얻었다. 또한 동일한 방법을 SGI Origin 2000, Cray T3e 및 IBM SP2에 적용함으로서 그 성능의 간접적인 비교결과도 제시한다.