• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.635-641
• /
• 2004

본 논문에서는 802.113 무선 근거리 통신망(wireless LAM)용 5.25GHz 저잡음 증폭기(LNA)에 대해 고가 장비를 사용하지 않고도 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 고주파 81ST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 본 연구에서 제작된 BIST 회로는 기존의 고가 검사 장비 대신 고주파 회로의 결함검사나 성능검사에 적용될 수 있다. 이러한 BIST 회로는 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정을 이용한다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.146-149
• /
• 2000

SiGe HUT뜰 이용하여 Cellular 주파수 대역(824-849 MHz)에서 MMIC 상향 주파수 혼합기와 가변이득 증폭기를 설계하였다. 동작 전압은 2.7 V 이며, 이중평형 구조의 상향 주파수 혼합기는 12 dB의 변환이득, -0.6 dBm의 1dB 이득압축 출력전력, 30 dB 이상의 LO-RF 단자 격리도 특성, 1.25의 LO-VSWR. 1.34의 RF-VSWR을 가지며, 상호컨덕턴스형 가변이득 증폭기는 35 dB의 최대 선형이득, 13 dBm의 1dB 이득압축 출력전력, 42dB의 가변이득, 23dB의 3차 상호변조 교점 출력전력(OIP$_3$), 1.27의 입력 VSWR, 1.1의 출력 VSWR 특성을 보인다.

• 한국정보통신학회논문지
• /
• 제20권7호
• /
• pp.1303-1310
• /
• 2016

본 논문에서는 전원전압 0.5V의 심전도 검사기(ECG)를 설계하고 칩으로 제작하여 성능을 확인하였다. ECG는 계측 증폭기, 6차 gm-C 저역 통과 필터 그리고 가변이득증폭기로 구성되어 있다. 계측증폭기는 이득이 34.8dB, 6차 gm-C 저역 통과 필터는 400Hz의 차단주파수를 가지게 설계되었다. 저역 통과 필터의 연산 트랜스컨덕턴스 증폭기는 저전압 동작을 위하여 차동 바디 입력 방법을 사용하였다. 가변이득증폭기의 이득 범위는 6.1~26.4dB로 설계되었다. 설계된 심전도 검사기는 TSMC $0.18{\mu}m$ CMOS 공정을 이용하여 $858{\mu}m{\times}580{\mu}m$의 칩크기로 제작되었다. 측정은 입력 신호를 포화시키지 않도록 외부 연결 저항을 조절하여 이득을 낮춘 상태에서 진행한바, 중간 주파수 이득 28.7dB, 대역폭은 0.5 - 630Hz을 얻었으며, 전원전압 0.5V에서 동작함을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.183-184
• /
• 2015

본 논문에서는 차지펌프를 적용한 부스트 플라이백 컨버터를 사용하여 연속 모드로 동작하는 전하 균등화 방법을 제안한다. 이 컨버터는 전압균형 상태일 때 부스트만 동작하므로 높은 효율을 가지며 전압불균형 상태일 때 플라이백이 동작하여 전압을 균등화시키는 특징을 지닌다. 이 때 차지 펌프를 적용한 플라이백을 사용하기 때문에 도통율에 따른 전압의 이득이 부스트와 동일하므로, 부스트 입출력 전압 변화에 자동으로 대응하며 가격과 효율 측면에서 우수하다. 제안된 회로의 동작 원리를 설명하고 400W급 하드웨어로 설계를 하여 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.388-389
• /
• 2011

본 논문에서는 서버용 전원 장치의 DC-DC단에 사용되는 디지털 전압 모드 제어기를 설계한다. 서버용 전원 장치는 2차 측에 고전류가 흐르는 사양으로 인하여 부하 전류에 따라 출력 인덕턴스 변화를 가지게 되며, hold-up time 규제를 만족하기 위하여 입력 전압의 변동 범위를 가진다. 이와 같은 조건은 제어기를 설계하는데 제약을 작용하게 되어 고정 이득을 가지는 방식에서는 최적화된 부하 변동 특성을 얻기 힘들다. 이와 같은 문제점을 해결하기 위하여 제어기의 이득 조정 기법을 제안하고 실험을 통하여 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.231-233
• /
• 2008

본 논문에서는 연계점전압의 변화율과 가속이득을 이용한 향상된 수동적 인지법을 제안하였다. 기존의 수동적 인지법과 비교하여 불검출영역의 감소를 확인하였고 적정한 가속이득 값을 설정하기 위하여 단독운전 검출 소요시간과 시스템 민감도를 분석하였으며 컴퓨터 시뮬레이션을 통해 제안한 알고리즘의 타당성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 추계학술대회 논문집
• /
• pp.202-205
• /
• 2008

본 논문은 이중여자 발전기를 사용하는 풍력발전기에서 안정적인 계통투입을 위한 계통연계 전 후 발전기의 인덕턴스 변화에 따른 전류제어기 이득 값 선정에 대하여 연구하였다. DFIG(Doubly Fed Induction Generator)방식을 이용하는 풍력발전기는 회전자 전류제어를 함으로써 고정자의 전압을 제어하고, 제어된 고정자 전압은 계통과 연결된다. 특히 회전자 전류제어기 성능은 LVRT(Low Voltage Ride Through)등 예상하지 않은 외란에 대하여 빠른 응답성을 필요로 한다. 그러나 발전기가 계통과 연계되는 순간 발전기의 내부 파라미터 값의 변동이 발생하며, 이는 계통 투입 전 발전기 파라미터에 근거한 RSC(Rotor Side Converter)측 전류제어기 이득 값에 영향을 미쳐, 전류제어가 불안정하게 하는 원인이 되거나, 전류제어 응답성을 낮추게 하는 요인이 된다. 따라서, 본 연구에서는 계통투입 전 후의 RSC측 전류제어기의 이득 값을 달리하여 안정적인 계통 투입이 가능하도록 하는 알고리즘을 시뮬레이션과 실험으로 증명하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.753-754
• /
• 2014

본 논문에서는 차량 충돌 예방 장거리 레이더용 고 이득 및 저 잡음 77GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 2볼트 전원전압 및 77GHz의 주파수에서 동작한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 34.33dB의 가장 높은 전압이득과 5.6dB의 가장 낮은 잡음지수 특성을 보였다.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.82-88
• /
• 2014

본 논문에서는 두 개의 이득 값을 가지는 전압제어발진기를 이용하여 루프필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 양/음의 두 개의 이득 값을 가지는 전압제어발진기로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

• 대한전자공학회논문지
• /
• 제11권3호
• /
• pp.1-14
• /
• 1974

귀환 펄스 선형증폭기에 단계전압과 방사능검출기에서 나오는 펄스 전압이 인가되었때 경우의 이득안정도에 관하여 해석검토 하였다. 방사능 검출기의 일부를 이루고 있는 광전증배관의 양극회로에서 형성되는 파형을 나타내는 식을 유도 하였으며 귀환 증폭기가 하나의 시정수와 두 개의 시정수를 가졌을 경우에 관하여 해석하였고 이 들을 비교 검토하였다. 이들 빠른 입력펄스전압이 귀환증폭기에 인가되면 출력전압의 선형도와 안정도는 증폭기의 rise time와, 2∼3배가 경과하여야 귀환효과가 나타난다. 이 제한을 줄이기 위하여는 귀환증폭기의 rise time을 계측할려는 입력 펄스의 폭보다 적도록 설계하여야 한다는 것을 증명하였다. 이상의 이론은 선형증폭기의 기본증폭단으로 설계된 고렬전압 귀환증폭단에도 그대로 적용굴을 보였으며 이 증폭단의 입력저항이 적을수록 이득안정도가 좋아짐을 보였다.