• Electronics and Telecommunications Trends
• /
• v.27 no.1
• /
• pp.1-18
• /
• 2012

미래 사회는 나노기술(NT)을 바탕으로 IT-ET-BT 기술이 융합된 유비쿼터스 사회로 진화하고 있으며, 미래 산업 사회로의 전환을 위해서는 성능개선이 아닌 성능한계 돌파의 패러다임 전환이 가능한 임계성능의 나노 소재/신소자의 개발이 절실히 요구되고 있다. 또한 차세대 단말기는 휴대성의 편리함, 융복합화/다기능화, 인간 친화형이 요구되고, flexible/stretchable/bendable한 형태로 발전하고 있는 상황이다. 나노 피에조트로닉스(nanopiezotronics) 기술은 역학적 에너지를 전기적 에너지로 변환하는 나노 발전 소자(nanogenerator)의 원리를 기반으로 하며 나노선, 나노벨트와 같은 1차원적 나노구조 소재의 압전성과 반전도성이 결합된 특성을 이용한 신기능의 미래 IT 융합 나노 전자/에너지 소자를 구현하는 기술로서 미래 유망 기술로 부각되고 있다. 현재 기술 수준은 압전 전계 효과 트랜지스터, 압전-다이오드, 압전 센서, 압전 나노 발전 소자 등과 같은 prototype 소자를 제작하는 수준에 머무르고 있으나 향후 초고감도 압전 센서, 자가발전 MEMS/NEMS 및 나노 시스템, 스마트 웨어러블 시스템, 건강 모니터링 시스템, 인체 삽입형 소자, portable 및 투명 유연 전자소자 등의 다양한 미래 융합 나노 소자 및 시스템에 광범위한 활용이 가능하며, 향후 신기능의 소자/부품/시스템 창출을 위한 기술로 자리매김할 것으로 전망된다. 본고에서는 압전 나노선, 나노튜브, 나노섬유 등의 1차원적 나노구조체 기반의 nanopiezotronics 기술과 최근의 연구결과들을 소개한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.10a
• /
• pp.751-753
• /
• 2007

Organic field-effect transistors (OFETs) are of interest for use in widely area electronic applications. We fabricated a copper phthalocyanine (CuPc) based field-effect transistor with different metal electrode. The CuPc FET device was made a top-contact type and the substrate temperature was room temperature. The source and drain electrodes were used an Au and Al materials. The CuPc thickness was 40nm. and the channel length was $50{\mu}m$, channel width was 3mm. We observed a typical current-voltage (I-V) characteristics in CuPc FET with different electrode materials.

• Electrical & Electronic Materials
• /
• v.10 no.10
• /
• pp.1029-1033
• /
• 1997

A prototype MFSFET using ferroelectric fluoride BaMgF$_4$as a gate insulator has been successfully fabricated with the help of 2 sheets of metal mask. The fluoride film was deposited in an ultrai-high vacuum system at a substrate temperature of below 30$0^{\circ}C$ and an in-situ post-deposition annealing was conducted for 20 seconds at $650^{\circ}C$ in the same chamber. The interface state density of the BaMgF$_4$/Si(100) interface calculated by a MFS capacitor fabricated on the same wafer was about 8$\times$10$^{10}$ /cm$^2$.eV. The I$_{D}$-V$_{G}$ characteristics of the MFSFET show a hysteresis loop due to the ferroelectric nature of the BaMgF$_4$film. It is also demonstrated that the I$_{D}$ can be controlled by the “write” plus which was applied before the measurements even at the same “read”gate voltage.ltage.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.492-492
• /
• 2011

단일벽 탄소나노튜브(Single-Walled Carbon Nanotubes, SWCNTs)는 매우 우수한 전기적, 광전자적 특성을 가지고 있어 차세대 나노 전자소자 물질로 각광받고 있다. 특히, 이들의 전기적 특성은 직경과 카이랄리티(chirality)에 따라 금속성(metallic)과 반도체성(semiconducting)으로 구분된다. 각 특성에 따라 금속성은 투명전극, 반도체성은 전계효과 트랜지스터(CNT-FET)로 활용가능성이 높다. 하지만, 일반적으로 단일벽 탄소나노튜브는 이 두 가지의 특성이 혼재되어 합성되기 때문에, 그들의 선택적 분리는 나노튜브 기반 전자소자 응용을 위해 매우 중요한 과정 중 하나이다. 최근에는 반응 가스를 이용한 선택적 제거, 밀도차를 이용한 원심분리법(density gradient ultracentrifugation) 등 다양한 방법들이 보고된 바 있다. 본 연구는 대기 중에서 마이크로웨이브 조사하여 금속성 나노튜브만을 선택적으로 제거하였다. 마이크로웨이브 조사는 CVD 방법과 전기 방전법으로 성장된 단일벽 탄소나노튜브에 800W로 조사 시간을 변화하며 수행하였다. 실험 결과, 조사 시간이 증가할수록 두 종류의 나노튜브에서 반도체성 나노튜브는 남아있는 반면 금속성 나노튜브는 점차 제거되었다. 이러한 원인은 각 전기적 특성에 따른 유전상수 차이에 의하여 기인한 것이다. 전기적 특성과 결정성은 라만 분광법(Raman spectroscopy)을 통하여 분석하였으며, 직경 및 분산정도는 주사전자현미경(scanning electron microscope), 투과전자현미경(tunneling electron microscope)으로 관찰하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.05a
• /
• pp.445-447
• /
• 2016

Performance comparison between Tunneling Field-Effect Transistors (TFETs) was examined when three types of device parameter of double-gate TFET (DG-TFET) and single-gate TFET (SG-TFET) are varied. When the channel length is over 30 nm, silicon thickness is below 20 nm, and a gate insulator thickness decreases, the performance of $I_{on}$ and SS in SG-TFETs and DG-TFETs enhances. It shows that the performance of the DG-TFETs is improved than that of SG-TFETs at three types of device parameter.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.18 no.5
• /
• pp.439-444
• /
• 2005

We investigated the structural and electrical properties of BLT films grown on Si covered with $ZrO_{2}$ buffer layer. The BLT thin film and $ZrO_{2}$ buffer layer were fabricated using a metalorganic decomposition method. The electrical properties of the MFIS structure were investigated by varying thickness of the $ZrO_{2}$ layer. AES and TEM show no interdiffusion and reaction that suppressed using the $ZrO_{2}$ film as a buffer layer The width of the memory window in the C-V curves for the MFIS structure decreased with increasing thickness of the $ZrO_{2}$ layer. It is considered that the memory window width of MFIS is not affected by remanent polarization. Leakage current density decreased by about four orders of magnitude after using $ZrO_{2}$ buffer layer. The results show that the $ZrO_{2}$ buffer layers are prospective candidates for applications in MFIS-FET memory devices.

• Electrical & Electronic Materials
• /
• v.7 no.5
• /
• pp.376-382
• /
• 1994

In this study we developed a program(DEVSIM) to simulate the two dimensional distribution of the electrostatic potential and the electric field of the arbitrary structure consisting of GaAs/AlGaAs semiconductor and metal as well as dielectric. By the comparision of the electric field distribution of GaAs MESFETs with the various recess gates we proposed a suitable device structure to improve the breakdown characteristics of MESFET. According to the results of simulation the breakdown characteristics were improved as the thickness of the active epitaxial layer was decreased. And the planar structure, which had the highly doped layer under the drain for the ohmic contact, was the worst because the highly doped layer prevented the space charge layer below the gate from extending to the drain, which produced the narrow spaced distribution of the electrostatic potential contours resulting in the high electric field near the drain end. Instead of the planar structure with the highly doped drain the recess gate structure having the highly doped epitaxial drain layer show the better breakdown characteristics by allowing the extention of the space charge layer to the drain. Especially, the structure in which the part of the drain epitaxial layer near the gate show the more improvement of the breakdown characteristics.

• The KIPS Transactions:PartA
• /
• v.15A no.4
• /
• pp.211-216
• /
• 2008

In this paper we fabricated and measured the $0.26{\mu}m$ NMOSFET with wet gate oxide and nitride oxide gate to compare that the charateristics of hot carrier effect, charge to breakdown, transistor Id_Vg curve, charge trapping, and SILC(Stress Induced Leakage Current) using the HP4145 device tester. As a result we find that the characteristics of nitride oxide gate device better than wet gate oxide device, especially hot carrier lifetime(nitride oxide gate device satisfied 30 years, but the lifetime of wet gate oxide was only 0.1 year), variation of Vg, charge to breakdown, electric field simulation and charge trapping etc.

• Journal of the Korean Society for Precision Engineering
• /
• v.30 no.1
• /
• pp.128-133
• /
• 2013

Si Nanowire (Si-NW) arrays were fabricated by top-down method. A relatively simple method is suggested to fabricate suspended silicon nanowire arrays. This method allows for the production of suspended silicon nanowire arrays using anisotropic wet etching and conventional MEMS method of SOI (Silicon-On-Insulator) wafer. The dimensions of the fabricated nanowire arrays with the proposed method were evaluated and their effects on the Field Effect Transistor (FET) characteristics were discussed. Current-voltage (I-V) characteristics of the device with nanowire arrays were measured using a probe station and a semiconductor analyzer. The electrical properties of the device were characterized through leakage current, dielectric property, and threshold voltage. The results implied that the electrical characteristics of the fabricated device show the potential of being ion-selective field effect transistors (ISFETs) sensors.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.189.2-189.2
• /
• 2013

1차원 산화아연 나노구조물은 광대역 에너지 밴드갭(~3.3 eV)과 독특한 물리적 특성을 갖고 있어, 전계효과 트랜지스터(field effect transistor), 발광다이오드(light emitting diode), 자외선 광검출기 (ultraviolet photodetector) 및 태양전지(photovoltaic cell)에 널리 이용되고 있다. 특히, 1차원 산화아연 나노구조물은 직접천이형 에너지 밴드갭(direct bandgap)을 갖고 있으며, 빛으로부터 여기된 전자가 1차원 나노구조물을 통해 향상된 이동경로를 제공할 수 있어서 차세대 자외선 광검출기 응용에 대한 연구가 활발히 진행되고 있다. 한편, 수열합성법(hydrothermal method)을 통해서 1차원 산화아연 나노구조물을 비교적 간단하고 저온공정을 통해서 합성할 수 있는데, 이를 광검출기 소자구조에 응용에서 양전극에 연결하기 위해서는 복잡하고 정교한 공정이 필요하다. 이에 본 연구에서는 수열합성법을 통해 합성된 산화아연 나노로드가 포함된 에탄올 용액을 금(Au) 패턴에 drop-casting을 통해서 간단한 방법으로 metal-semiconductor-metal (MSM) 광검출기를 제작하여 광반응 특성을 분석하였다. 또한 염료를 통해 가시광을 흡수하여 광전류(photocurrent)를 발생시킬 수 있도록 염료를 흡착한 산화아연 나노로드를 이용하여 같은 구조의 MSM 광검출기를 제작하여 가시광에 대한 광반응 특성을 관찰하였다.