• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.377-377
• /
• 2012

반도체 물질로서 Zinc oxide (ZnO) nanorod (NR)는 Hydrothermal growth method로 제작 시 고가의 장비가 필요치 않기에 저비용 대면적 박막을 제작하는데 적합하지만 NR들의 array 조절과 각각의 rod와 전극 간의 연결에서 어려움을 가지고 있다. 최근 연구에서는 이러한 NR array 형상 조절과 소자의 성능 향상을 위하여 tilted sputtering method를 이용해 seed layer를 lateral 하게 형성하여 성장시켜 표면적을 극대화함으로서 응용되는 센서의 성능을 향상시키는 연구가 진행되고 있다. 본 연구에서는 이렇게 향상된 수평구조의 ZnO NR과 다양한 전극 금속 간의 schottky barrier의 높이 차이에 따라 sensitivity와 response time의 차이를 측정하였다. NR들을 전계방출형 전자현미경과 XRD로 분석 NR의 lateral structure 및 결정성을 확인하였다. 그리고 이렇게 형성한 NR을 소자화하여 Au, Ag, Al을 전극 금속물질로 사용한 경우에 대하여 sensing performance와 전극 금속의 schottky barrier의 상관관계를 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.70-70
• /
• 2010

일차원 나노구조를 갖는 재료는 크기효과 뿐만 아니라 단결정성, 일차원성으로 인해 새로운 물리적, 화학적 성질과 높은 표면적-부피비 등으로 인하여 많은 관심의 대상이 되고 있다. 일차원 나노구조 중에 특히 GaAs 나노와이어의 경우, 미래의 전자 소자 혹은 광자 소자로서의 잠재력 때문에 많은 연구가 이루어지고 있다. GaAs 나노와이어는 MOCVD(Metal-Organic Chemical Vapor Deposition), CBE(Chemical Beam Epitaxy), MBE(Molecular Beam Epitaxy)등의 방법으로 성장시킬 수 있다. 본 연구에서는 아크 방전법으로 합성한 단일벽 탄소나노튜브 템플릿 위에 GaAs를 MBE로 성장시켜 다공성의 GaAs-탄소나노튜브 복합체를 제작하였다. GaAs는 성장온도를 $400^{\circ}{\sim}600^{\circ}C$ 사이로 변화시켜 성장시켰다. 성장온도가 $500^{\circ}C$ 미만일 경우에는 GaAs가 탄소나노튜브 위에서 입상구조로 성장이 되었으며 $500^{\circ}C$ 이상에서는 탄소나노튜브 위에 나노와이어가 성장되었다. 또한, 제작된 GaAs-탄소나노튜브 복합체를 전자 소스로서의 응용가능성을 보기 위해 전계 방출 특성을 측정하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.613-613
• /
• 2013

그래핀은 저차원계 구조에서 기인하는 뛰어난 전기적, 물리적, 기계적 성질을 지니고 있어 실리콘 기반 기술을 대체할 전계 효과 트랜지스터 이외에도 투명전극, 초고용량 커패시터, 전계방출 디스플레이 등 다양한 응용분야에 적용 가능하다. 최근에는 이러한 응용 연구분야에서 그래핀과 탄소나노튜브 각각의 단점을 최소화하고 장점을 극대화하기 위한 그래핀-탄소나노튜브 혼성 나노구조에 대한 연구들이 진행되고 있는 추세이다. 이전 연구들에서 환원된 그래핀 산화물(Reduced Graphene Oxide, RGO)을 이용한 그래핀-탄소나노튜브 혼성 나노구조가 제작되었는데, 이는 RGO의 제작과정에서 복잡한 공정과 긴 합성과정이 요구될 뿐 아니라, 복합 물질에서 탄소나노튜브의 밀도 제어가 어렵다는 단점을 지닌다. 또한 현재까지 제작된 그래핀-탄소나노튜브 혼성 나노구조의 경우, 열 화학기상증착법으로 합성된 다층(few-layers)의 그래핀과 탄소나노튜브 혼성 나노구조를 제작하였다 [1-6]. 본 연구에서는 우수한 전기적 특성을 가진 단층(monolayer)의 그래핀을 열 화학기상증착법으로 합성한 후, 그래핀 위에 단일벽 탄소나노튜브를 성장시킴으로써 그래핀-탄소나노튜브 혼성 나노구조를 제작하였다. 합성된 그래핀-탄소나노튜브의 구조적 특징은 주사 전자 현미경과 라만 분광기 측정을 통해 확인하였고, 촉매의 표면 형상 및 화학적 상태는 원자힘 현미경과 X선 광전자 분광법을 통해 확인하였다. 또한 그래핀 기반의 전계 효과 트랜지스터의 경우, 상온에서 그래핀은 우수한 전하 이동도를 가지며 웨이퍼 스케일에서 제작하기 쉬우나 밴드 갭이 없으므로 높은 Ion/Ioff를 가지는 그래핀 기반의 트랜지스터를 만드는 것이 과제이다. 반면 탄소나노튜브는 큰 에너지 갭을 가지고 있으므로 높은 Ion/Ioff를 구현하는 소자 제작이 가능하다. 그리하여 제작된 그래핀-탄소나노튜브 혼성 나노구조의 소자 제작을 통해 전기적 특성을 조사하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.273-273
• /
• 2011

현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이러한 문제를 해결하기 위하여 silicon nitride와 같은 절연체를 전자의 트랩층으로 사용하는 charge trap flash (CTF) 메모리 소자에 대한 연구가 활발히 진행되고 있다. CTF 메모리 소자의 전기적 특성에 대한 연구는 활발히 진행 되었지만, 수치 해석 모델을 사용하여 메모리 소자의 전하수송 메커니즘을 분석한 연구는 매우 적다. 본 연구에서는 수치 해석 모델을 적용하여 개발한 시뮬레이터를 사용하여 CTF 메모리 소자의 프로그램 동작 시 전하수송 메커니즘에 대한 연구를 하였다. 시뮬레이터에 사용된 모델은 연속방정식, 포아송 방정식과 Shockley-Read-Hall 재결합 모델을 수치해석적 방법으로 계산하였다. 또한 CTF 소자 프로그램 동작 시 트랩 층으로 주입되는 전자의 양은 Wentzel-Kramers-Brillouin 근사 법을 이용하여 계산하였다. 트랩 층에 트랩 되었던 전자의 방출 모델은 이온화 과정을 사용하였다. 게이트와 트랩 층 사이의 터널링은 Fowler-Nordheim (FN) tunneling 모델, Direct tunneling 모델, Modified FN tunneling 모델을 적용하였다. FN tunneling 만을 적용했을때 보다 세가지 모델을 적용했을 때가 더 실험치와의 오차가 적었다. 그 이유는 시뮬레이션 결과를 통해 인가된 전계에 의해 Bottom Oxide 층의 에너지 밴드 구조가 변화하여 세가지 tunneling 모델의 구역이 발생하는 것을 확인 할 수 있었다. 계산된 결과의 전류-전압 곡선을 통해 CTF 메모리 소자의 프로그램 동작 특성을 관찰하였다. 트랩 층의 전도대역과 트랩 층 내부에 분포하는 전자의 양을 시간에 따라 계산하여 트랩 밀도가 시간이 지남에 따라 일정 값에 수렴하고 많은 전하가 트랩 될 수록 전하 주입이 줄어듬을 관찰 하였다. 이와 같은 시뮬레이션 결과를 통해 CTF 메모리의 트랩층에서 전하의 이동에 대해 더 많이 이해하여 CTF 소자가 가진 문제점 해결에 도움을 줄 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1440-1441
• /
• 1995

We fabricated diode-type silicon field emitter array device and tested the current-voltage characteristics. Silicon oxide layer having the thickness of $1{\mu}m$ is grown in the (100) oriented n-type silicon substrates. Oxide layer is patterned by the mask with $10{\mu}m$ diameter circles. Silicon substrate is then etched using NAF 1 solution to form the sharp tip arrays as an electron source. In the UHV test station, we tested the current-voltage characteristics for the samples. Turn-on voltage was about 140V and maximum emission current was $310{\mu}A$ at 164V. We studied about silicon bonding process for future work, too.

• 한국재료학회지
• /
• 제12권6호
• /
• pp.499-507
• /
• 2002

The carbon nanotube emitters for field emission displays were fabricated by using screen printing techniques. The pastes for screen printing are composed of organic binders, carbon nanotubes (multiwalled or singlewalled), and some additive materials. The pastes were printed on Cr-coated/Ag-printed soda-lime glass substrates. From the I-V characteristics, the turn-on field of SWNT was lower than that of MWNT. The decrease in the mesh size of screen masks (i.e. increase in the opening size of the screen mesh) resulted in decreasing the turn-on field and increasing the electron emission current. When the carbon nanotubes were mixed with silver pastes, silver powders appeared to contribute to the vertically aligning of carbon nanotubes on a glass.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.59-59
• /
• 1999

DLC(diamond-like carbon)필름은 다이아몬드와 유사한 강도, 낮은 마차계수, 높은 Optical band gap, NEA(negative electron affinity)등의 우수한 특성을 가지고 있어, 내마모 코팅이나 정보저장 매체의 윤활 코팅, FED(field emission display)의 전계방출소자등 다양한 분야에의 응용이 연구되고 있다. DLC 필름은 PECVD(plasma enhanced chemical vapor deposition), IBAD(ion beam assisted deposition), Laser ablation, Cathodic vacuum arc등의 process를 이용하여 증착되고 있다. 특히 이러한 필름의 물성은 입사되는 이온의 에너지에 의해 좌우되는데, Lifshitz 등의 연구에 의하여 hyperthermal species를 이용한 DLC 필름의 성장은 초기에 subsurface로의 shallow implantation이 일어난 후 높은 sp3 fraction을 갖는 필름이 연속적으로 성장한다는 subplantation model이 제시 되었다. 본 연구에서는 기판과 subplantation 영역이 이후 계속하여 증착되는 순수 DLC 필름의 특성 변호에 미치는 영향에 대하여 관심을 가지고 실험을 행하였다. 본 실험에서는 상기 제시되어 있는 방법보다도 더욱 정확하고도 독립적으로 탄소 음이온의 에너지와 flux를 조절할 수 있는 Cs+ ion beam sputtering system을 이용하여 탄소 음이온의 에너지를 40eV에서 200eV까지 변화시키며 필름을 증착하였다. Si(100) 웨이퍼를 기판으로 사용하였고 증착 압력은 5$\times$10-7torr 였으며 인위적인 기판의 가열은 하지 않았다. 또한 Ion beam deposited DLC film의 growth process를 연구하기 위하여 200eV의 탄소 음이온을 시간(증착두께)을 변수로 하여 증착하였고, 이 때에는 Kaufman type의 gas ion beam을 이용하여 500eV의 Ar+ ion으로 pre-sputering을 행하였다. 탄소 음이온의 에너지와 증착두께에 따라 증착된 film 내의 sp3/sp2 ratio 의 변화를 XPS plasmon loss 와 Raman spectra를 이용하여 분석하였다. 또한 증착두께에 따른 interlayer의 결합상태를 관찰하기 위하여 AES와 XPS 분석을 보조로 행하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.420-420
• /
• 2007

ZnO 나노막대는 산화물 반도체로서 넓은 밴드캡 (3.37eV)을 가진 반도체이며, 테라급의 전계 효과 트랜지스터(FET), 대기오염물질 모니터링 센서, 태앙전지용 전극, UV 발광소자, 전계방출 디스플레이의 팀 등 나노기술 전반에 활용해 최근 각광을 받고 있는 물질이다. 최근 디바이스 응용의 효율을 높이기 위한 방편으로 나노막대에서 박막으로의 연구가 활발하다. 본 실험은 MOCVD률 이용하여 p-si 기판위에 나노막대를 성장시킨 후 압력 및 온도 등의 공정변수를 조절하여 나노막대에서 박막으로 성장형태를 변화시켰다. SEM으로 1 차원 나노막대에서 2차원의 나노박막으로 성장이 된 ZnO 하이브리드 구조를 확인할 수 있었다. 또, PL장비를 이용해 ZnO의 UV영역의 파장을 확인할 수 있었다.

• 전자공학회논문지D
• /
• 제35D권6호
• /
• pp.46-53
• /
• 1998

저온 공정으로 제작되는 다결정 실리콘 박막 트랜지스터의 활성층을 이중 활성층(a-Si/a-SiN/sub x/)으로 제작하는 공정을 제안하고 다결정 실리콘 박막 트랜지스터를 제작하였다. 본 논문에서는 활성층의 아래쪽 실리콘 박막에 약간의 질소기를 첨가한 후 그 위에 순수한 비정질 실리콘 박막을 증착하여 엑시머 레이저의 에너지로 비정질 실리콘 박막을 결정화하여 사용하였다. 이중 활성층 (a-Si/a-SiN/sub x/)의 경우, 하부층의 NH₃/SiH₄ 유속비가 증가함에 따라, 상부 a-Si 층의 결정 성장이 촉진됨을 알 수 있었으나, n/sup +/ poly-SiN/sub x/ 층의 전도도 특성을 고려해 볼 때, NH₃/SiH₄ 유속비는 0.11의 상한치를 가짐을 알 수 있었다. 전계 방출 전류에 영향을 미치는 광학적 밴드갭의 경우, poly-Si 박막에 비해 증가하였으며, NH₃/SiH₄ 유속비가 0.11 이하에서도 0.1eV 정도의 증가를 보여, 이로 인하여 소자 제작시 전계 방출 전류가 억제될 것을 예상할 수 있다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제50권10호
• /
• pp.532-535
• /
• 2001

The sputtering condition of Cr thin film was established in order to get Cr gate electrode having a vertical wall structure for Mo-tip FEA. In case of Mo-tip FEA which had a vertically-etched Cr gate electrode, the field enhancement factor, was relatively increased and so the field emission performance in terms of turn-on voltage, emission current and trans-conductance could be improved when compared with the devices having a tapered gate wall.