• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.107-116
• /
• 2009

QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.26-35
• /
• 2005

일반적으로 디지털 시스템에서 시스템의 제어부 설계를 위해 FSM이 많이 사용된다. FSM은 제어흐름(Control Flow)으로부터 생성된 상태 다이어그램에 기반하여 구현된다. 설계자는 상태 다이어그램을 이용하여, HDL로 FSM을 설계하고 검증한다. FSM의 상태의 수가 증가할수록, FSM을 검증하거나 변경하는 작업은 매우 복잡해지고 오류가 많이 발생하며 많은 시간을 필요로 한다. 따라서 본 논문에서는 레지스터 전송 수준에서 제어흐름중심으로 하드웨어를 기술하는 언어인 Cycle-C를 제안한다. Cycle-C는 제어 흐름에 시간 정보를 더하여 FSM을 기술한다. Cycle-C로 표현된 FSM은 합성 가능한 VHDL 코드로 자동으로 변환된다. 실험에서는, 인터페이스 회로들에 대한 FSM을 비교 예제로 삼았다. Cycle-C를 이용한 설계와 설계자가 직접 RTL VHDL로 설계한 것은 비슷한 면적을 보였다. Cycle-C를 이용하면 설계자가 직접 기술한 RTL VHDL 행수의 약 10～50%만으로 동일한 동작에 대한 기술을 할 수 있었다.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.165-174
• /
• 2004

현재 유선 인터넷 컨텐츠와 비교할 때 무선 인터넷 컨텐츠가 크게 부족하여 유선 컨텐츠들을 무선 인터넷 컨텐츠로 변환시키고자 하는 요구가 높다. 본 연구의 변환 서버는 사용자 단말기로부터 요청을 자동적으로 인식하여 대상 URL 서버상의 원본 문서를 검색하여 이들을 중간 언어인 metaXML 문서로 생성하고 이를 사용자 단말기에 적합한 무선 마크업 언어 문서로 변환 출판한다. 또한, 본 변환 서버는 이미지 변환을 위하여 이미지 변환기와 기존 웹 페이지들의 재구성 저작 도구인 Clipper와 연동하여 동작한다. 대상 URL의 정적/동적 웹 페이지를 처리하는 변환 서버의 처리 능력에 대하여 성능 실험을 수행하였으며, 동적 문서에 대한 변환 실험 결과에 따르면, 변환 서버내 스레드 풀의 스레드 개수를 5개로 유지할 때 변환 서버가 가장 나은 처리량을 나타내었다.