• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (2)
• /
• pp.577-579
• /
• 1999

컴퓨터 그래픽의 모델링에 있어서 메타볼은 인체를 모델링하기에 매우 적합한 모델링 요소로서 사용되어 왔다. 메타볼을 랜더링하는 방법으로서는 광추적기법(ray-tracing)이나, 메타볼을 다각형화하여 다각형랜더링가속기를 이용하는 것이 있는데, 전자는 높은 계산량으로 인해서 실시간으로 랜더링하기 어려운 문제가 있고, 후자인 경우에는 모델링 과정에서 메타볼로 구성된 모델로부터 다각형들을 추출하여 이를 랜더링 시에는 랜더링 가속기를 이용해서 실시간으로 랜더링 할 수 있는 장점이 있지만, 다각형을 추출하는 과정이 높은 계산량과 많은 메모리를 필요로 하므로 랜더링 시 모델의 특성이 변화하는 경우마다 많은 계산량을 필요로 하는 다각형화를 재 수행해야 하므로 실시간 랜더링이 어려운 문제가 있다. 메타볼로 구성된 모델로부터 다각형을 추출하는 방법으로 많은 연구가 진행되었지만, 이들 대부분이 많은 메모리와 높은 계산량을 요구하고, 다각형화를 가속화기위한 병렬화가 어려운 문제점이 있다. 이로 인해서, 본 논문에서는 다음과 같이 두 가지 특징이 잇는 메타볼 다각형화 알고리즘에 대해서 제안하고자 한다. 첫째로 기존의 방법에 비해서 적은 메모리를 사용한다. 둘째로 높은 병렬화로 하여금 계산량의 문제를 해결하고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
• /
• pp.512-514
• /
• 2003

본 논문은 모바일 환경에서 제한된 메모리를 가지고 있는 수신자에 의 한 TCP흐름 제어 방법을 제안한다. TCP 흐름 제어는 송신자에서 수신자에게 전달되는 Advertised 윈도우 크기를 조정하여 수행된다. 수신자는 무선 대역폭과 종단간 패킷 왕복 시간을 동적으로 측정하며 최적의 Advertised 윈도우 크기를 계산하고 송신자의 전송률을 무선 대역폭으로 제한한다. 제안된 흐름 제어 기법은 제한된 메모리를 가진 수신자를 고려하였으며 무선 네트웍의 특성을 고려 한 효율적 인 TCP 흐름 제어로 TCP의 전송 성능 향상과 종단간 패킷 왕복 시간의 지연을 줄일 수 있도록 하였다. 제안된 흐름 제어 기 법의 효율성과 성능을 구현과 실험을 통해 검증한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(C)
• /
• pp.16-18
• /
• 2012

플래시메모리는 빠른 성능 및 저전력 등 여러 가지 장점 덕분에 저장장치 시장에서 최근 빠른 속도로 하드디스크를 대체해 가고 있다. 특히, 엔터프라이즈 데이터베이스 분야에서 가격 대비 성능 면에서 효과가 높기 때문에 더 주목을 받고 있다. 데이터베이스 분야에서 조인은 가장 자주 사용되는 연산으로 그 성능 개선이 중요한데, 본 논문에서는 플래시메모리를 위한 새로운 조인 처리의 한 방법으로 정렬 인덱스 스캔 방식을 활용하는 방안은 제시한다. 정렬 인덱스 스캔은 최근 플래시메모리 상에서 테이블에 대한 접근 방식의 하나로, 조인결과의 정렬을 고려할 경우, 기존의 전체 테이블 스캔에 기반을 둔 해시조인이나 정렬합병조인과 비교했을 때 상당한 성능 개선을 보장한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2018년도 하계학술대회
• /
• pp.100-101
• /
• 2018

본 논문에서는 8bit 영상으로 복원하여 메모리 사용량을 줄이는 HEVC 10bit bitstream 의 복호화 방법을 제안한다. 제안하는 방법은 10bit HEVC 비트스트림을 양자화 과정에서 10bit 양자화 계수로 변환하고 이후에 8bit 복호화를 진행하여 메모리 사용량을 절반만 사용하는 복호화를 수행한다. 실험 결과는 제안하는 방법을 적용하였을 때, 10bit 비트스트림의 기존 복호화 방법을 원본으로 PSNR 을 비교하였다. 그 결과 Y, U, V 각각 평균 32.79dB, 39.87dB, 39.79dB 을 보인다.

• 디지털콘텐츠학회 논문지
• /
• 제9권1호
• /
• pp.77-86
• /
• 2008

거짓 공유는 공유 메모리 다중 처리기 시스템에서 여러 처리기들이 일관성 유지의 단위 메모리 영역을 공유함으로 인해 발생하는 현상으로써, 메모리 일관성 유지의 정확성에는 아무런 도움을 주지 못하면서 그 비용만 증가시키는 주요 요인이다. 특히 메모리 일관성 유지의 단위가 커질수록 그 피해가 더 커진다고 할 수 있다. 페이지-기반 분산 공유 메모리 시스템에서 거짓 공유를 줄이기 위해서는 공유 페이지에 할당되는 객체들의 특성을 미리 예측하여 참조 패턴이 상이한 객체들이 하나의 공유 페이지에 섞이는 것을 방지하는 것이 필수적이다. 본 논문에서는 객체-크기와 호출지-추적에 기반한 거짓 공유 감소 기법인 SCSTallocator: Sized and Call-Site Tracing based allocator)을 제시한다. SCSTallocator는 서로 다른 코드 위치에서 할당 요청된 공유 객체들은 각각 상이한 참조 패턴을 보일 것이라는 가정에 기반함과 동시에 요청된 객체의 크기가 다르면 향후 참조 패턴도 다를 것이라고 가정하고 있다. 본 논문에서는 기존의 두 정책(크기별 할당 정책과 호출지-추적 기반 할당 정책)을 동시에 적용할 경우 거짓 공유를 더 많이 줄일 수 있을 것이라는 예상을 실험을 통해 확인하였다.

• 정보처리학회논문지A
• /
• 제11A권5호
• /
• pp.373-382
• /
• 2004

이 논문에서는 내장형 소프트웨어의 성능 향상을 위하여 사용될 수 있는 레지스터 프로모션의 새로운 기법을 제안한다. 레지스터 프로모션은 프로그램 내의 메모리 접근 연산(memory access)을 레지스터 접근 연산(register access)으로 바꾸어서 프로그램의 성능 향상을 꾀하는 최적화 방법 중의 하나이다. 제안된 방법에서는 프로파일링(profiling)을 통하여 주어진 소스 코드 내에서의 메모리 접근 연산에 대한 트레이스(trace)를 얻는다. 그리고 각 함수의 수행 횟수에 대한 프로파일링 결과로부터 높은 동적 호출 횟수를 가지는 대상 함수를 선정하여 제안된 레지스터 프로모션 기법을 적용한다. 이와 같이 최적화의 대상이 되는 함수의 수를 줄임으로써 컴파일 시간을 줄일 수 있다. 최적화 대상 함수의 메모리 트레이스를 탐색하여 레지스터 접근 연산으로 변경될 경우 수행 사이클을 줄일 수 있는 메모리 접근 연산을 찾는다. 찾아진 메모리 접근 연산에 대해서는 컴파일러의 중간단계 코드를 수정하여 프로모션 레지스터를 할당한다. 이와 같은 과정을 거쳐 메모리 접근 연산이 프로모션 레지스터에 대한 접근 연산으로 대체되고 이로부터 성능향상을 얻을 수 있다. 제안된 레지스터 프로모션 기법을 ARM과 MCORE 프로세서용 컴파일러에 적용한 후 MediaBench와 DSPStone 벤치마크을 이용하여 실험한 결과 ARM과 MCORE 프로세서에 대하여 각각 평균 14%와 18%의 성능향상을 얻을 수 있었다.

• 전자공학회논문지B
• /
• 제33B권6호
• /
• pp.23-33
• /
• 1996

NUMA(Non-Uniform Memory Access)구조의 공유 메모리 다중처리기 시스템에서 참조 국지성의 활용은 병렬 처리의 성능에 큰 영항을 미친다. 본 논문에서는 운영체제가 참조 국지성을 관리하는데 도움을 주기위한 개선된 하드웨어 메모리 참조 카운터를 제시한다. 제신된 참조 카운터 방식에서는 기존의 참조 카운터들과는 달리 운영체제의 페이지 복사 정책을 다양한 메모리 참조 패턴에 적응시키기 위해 카운터의 값이 동적으로 그리고 주기적으로 조정된다. 우리는 실제 병렬 응용 프로그램들을 사용한 실행 구동형 시뮬레이션을 통해 제시된 "조정가능한 지연 카운터"가 이들의 성능에 미치는 영향을 평가하였다. 이 성능평가를 통해 '조정가능한 자연 카운터"를 이용한 메모리 복사 정책이 기존의 카운터를 이용한 정책보다 나은 성능을 보인다는 것과 시뮬레이션에 사용된 대부분의 병렬 응용 프로그램에 대해 고른 성능을 나타낸다는 것을 확인하였다.

• 한국항공우주학회지
• /
• 제36권2호
• /
• pp.195-201
• /
• 2008

본 논문에서는 소형화, 경량화 및 저전력화를 목표로 개발된 과학기술위성 2호 대용량 메모리 유닛(Mass Memory Unit, MMU)의 준비행모델(Proto Flight Model, PFM)을 통해서 과학기술위성 1호 대용량 메모리 유닛과의 성능을 비교 하였다. 탑재체로부터의 수신 속도와 XTX로의 전송 속도는 각각 200Kbps와 10Mbps이다. 실험실에서의 성능시험과 위성에 조립된 상태에서의 성능 및 환경 시험을 통해서 그 성능을 확인 하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.806-809
• /
• 2008

온칩(on-chip) 캐쉬는 외부 메모리로의 접근을 감소시키는 중요한 역할을 한다. 본 연구에서는 내장형 시스템에 맞추어 설계된 2-레벨 캐쉬 메모리 구조를 제안하고자 한다. 레벨1(L1) 캐쉬의 구성으로 작은 크기, 직접사상(direct-mapped) 그리고 바로쓰기(write-through)를 채용한다. 대조적으로 레벨2(L2) 캐쉬는 일반적인 캐쉬 크기와 집합연관(Set-associativity) 그리고 나중쓰기(write-back) 정책을 채용한다. 결과적으로 L1캐쉬는 한 사이클 이내에 접근될 수 있고 L2캐쉬는 전체 캐쉬의 미스율(global miss rate)을 낮추는데 효과적이다. 두 캐쉬 계층간 바로쓰기(write-thorough) 정책에서 오는 빈번한 L2 캐쉬 접근으로 인한 에너지 소비를 줄이기 위해 본 연구에서는 One-way 접근 기법을 제안하였다. 본 연구에서 제안한 2-레벨 캐쉬 메모리 구조는 평균적으로 26%의 성능향상과 43%의 에너지 소비 그리고 77%의 에너지-지연 곱에서 이득을 보여주었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.82-85
• /
• 2010

MPSoC 는 하나의 칩 안에 여러 개의 프로세서와 이를 뒷받침 하는 다수/다량의 메모리 시스템, 인터페이스, 그리고 그 밖의 여러 IP 등을 탑재하는 기술을 말하며, 본 논문에서는 이종의 EISC 프로세서, DSP 프로세서와 2D 벡터 그래픽 가속기를 이용하여 4 개의 프로세서로 구성된 이종 MPSoC를 설계하였다. 설계한 이종 MPSoC 는 Global Foundies 0.13um MPW 공정으로 구현하였으며, 테스트 보드 상에서 2D 벡터 그래픽 가속기와 DSP 프로세서를 이용한 이미지 처리 및 오디오 재생을 통하여 동작을 검증하였다.