• Journal of the Korean Vacuum Society
• /
• v.20 no.3
• /
• pp.217-224
• /
• 2011

of materials and simplification of process. Micro-blasting is one of the promising method for recycling of waste wafer due to their simple and low cost process. Therefore, in this paper, we make recycling wafer through the micro-blaster. A surface etched by micro-blaster forms particles, cracks and pyramid structure. A pyramid structure formed by micro-blaster has a advantage of reflectivity decrease. However, lifetime of minority carrier is decreased by particles and cracks. In order to solve this problems, we carried out the DRE(Damage Romove Etching). There are two ways to DRE process ; wet etching, dry etching. After the DRE process, we measured reflectivity and lifetime of minority carrier. Through these results, we confirmed that a wafer recycled can be used in solar cell.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.3 no.2
• /
• pp.74-79
• /
• 2002

In the a rapid changes of the semiconductor manufacturing technologies for early 21st century, it may be safely said that a kernel of terms is the size increase of Si wafer and the size decrease of semiconductor devices. As the size of Si wafers increases and semiconductor device is miniaturized, the units of cleaning processes increases. A present cleaning technology is based upon RCA cleaning which consumes vast chemicals and ultra pure water (UPW) and is the high temperature process. Therefore, this technology gives rise to the environmental issue. To resolve this matter, candidates of advanced cleaning processes has been studied. One of them is to apply the electrolyzed water. In this work, Compared with surface on Si wafer with electrolyzed water cleaning and various chemicals cleaning, and analyzed Si wafer surface condition treated with elecoolyzed water by cleaning temperature and cleaning time. Especially. concentrate upon the contact angle. finally, contact angle on surface treated with cathode water cleaning is 17.28, and anode water cleaning is 34.1.

• Journal of the Korean Chemical Society
• /
• v.44 no.3
• /
• pp.200-206
• /
• 2000

The metal impurities in specific regions at near surface of silicon wafer were determined by constant depth etching·lt is possible to etch uniformly over the entire wafer surface by 1$\mu\textrm{m}$ depth with 5 mL of etching solution made up of HF and HNO$_3$ mixed by l:3 volume ratio. The microwave oven was used to evaporate the solution after etching. After spiking, The recoveries of Cu, Ni, Zn, Cr, Mg and K were found to be 99∼105%ted in polysilicon region and could be quantified by 1$\mu\textrm{m}$ depth.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.214-214
• /
• 1999

다이아몬드를 반도체용 열방산용기판 등으로 사용하기 위해서는 수백 $\mu\textrm{m}$ 두께의 대면적 웨이퍼가 요구된다. 이를 위해서 DC are jet CVD, MW PACVD, DC PACVD 등이 개발되어, 현재 4"에서 8"까지의 많은 문제를 일으키고 있다. 본 연구에서는 multi-cathode DC PACVD법에 의한 4" 다이아몬드 웨이퍼의 합성과 합성된 막의 특성변화에 대한 연구를 수행하였다. 또한, 웨이퍼의 휨과 crack 발생거동과 대한 고찰을 통래 휨과 crack이 없는 웨이퍼의 제작방법을 고안하였다. 사용된 음극의 수는 일곱 개이며, 투입된 power는 각 음극 당 약 2.5kW(4.1 A-600V)이었다. 사용된 기판의 크기는 직경 4"이었다. 합성압력은 100Torr, 가스유량은 150sccm, 증착온도는 125$0^{\circ}C$~131$0^{\circ}C$, 수소가스네 메탄조성은 5%~8%이었다. 합성 중 막에 인가되는 응력은 합성 중 증착온도의 변화에 의해 제어하였다. 막의 결정도는 Raman spectroscopy 및 열전도도를 측정을 통해 분석하였다. 성장속도 및 다이아몬드 peak의 반가폭은 메탄조성 증가(5%~8%)에 따라 증가하여 각각 6.6~10.5$\mu\textrm{m}$/h 및 3.8~5.2 cm-1의 분포를 보였다. 6%CH4 및 7%CH4에서 합성된 웨이퍼에서 측정된 막의 열전도도는 11W/cmK~13W/cmK 정도로 높게 나타났다. 막두께의 uniformity는 최대 3.5%로 매우 균일하였다. 막에 인가되는 응력의 제어로 직경 4"k 합성면적에서 두께 1mm 이상의 균열 및 휨이 없는 다이아몬드 자유막 웨이퍼를 합성할 수 있었다.다이아몬드 자유막 웨이퍼를 합성할 수 있었다.active ion에 의해 sputtering 이 된다. 이때 plasma 처리기의 polymer 기판 후면에 magnet를 설치하여 높은 ionization을 발생시켜 처리 효과를 한층 높여 주었다. 이 plasma 처리는 표면 청정화, 표면 etching 이 동시에 행하는 것과 함께 장시간 처리에 의해 표면에서는 미세한 과, C=C기, -C-O-의 극성기의 도입에 의한 표면 개량이 된다는 것을 관찰할 수 있다. OPP polymer 표면을 Ar 100%로 plasma 처리한 경우 C-O, C=O 등의 carbonyl가 발생됨을 알 수 있었다. C-O, C=O 등의 carbynyl polor group이 도입됨에 따라 sputter된 Al의 접착력이 향상됨을 알 수 있으며, TEM 관찰 결과 grain size도 상당히 작아짐을 알 수 있었다.onte-Carlo 방법으로 처리하였다. 정지기장해석의 경우 상용 S/W인 Vector Fields를 사용하였다. 이를 통해 sputter 내 플라즈마 특성, target으로 입사하는 이온에너지 및 각 분포, 이들이 target erosion 형상에 미치는 영향을 살펴보았다. 또한 이들 결과로부터 간단한 sputtering 모델을 사용하여 target으로부터 sputter된 입자들이 substrate에 부착되는 현상을 Monte-Carlo 방법으로 추적하여 성막특성도 살펴보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.19-22
• /
• 2007

반도체 산업은 회로의 고밀도화, 고집적화에 따라 웨이퍼 표면의 입자, 금속, 금속 이온, 유기물 등 오염물의 크기가 미세해 지고 세정에 대한 요구 조건이 더욱 엄격해지고 있다. 현재 세정 공정은 반도체 제조공정 전체에서 약 30%를 차지하고 있으며, 습식 세정 방식이 주로 사용되고 있다.[1] 습식 세정방식은 탈이온수로 린스하고 건조하는 공정이 필연적으로 따르며, 기판 표면에 건조과정에서 물반점이 남는 문제가 가장 큰 이슈로 남아 있다. 본 연구는 웨이퍼의 습식 세정 공정에 사용되는 DHF Final Clean Process후 IPA Vapor를 이용한 건조 방법을 기술 하였다. Single wafer spin process를 이용하였으며, 웨이퍼 Process 공간을 밀폐 후 N2가스를 충진하여 대기중의 산소 오염원 유입을 차단하고 수세 및 건조 가스를 이용하여 건조시킴으로써 SiFx의 SiOx로의 치환을 방지 하여 건조 효율 향상을 목적으로 한다. Bare 웨이퍼에서 65nm 이상 오염 발생 증가량을 측정 하였으며, 공정 후 웨이퍼 오염 발생량을 35개 이하로 확보 하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.71-71
• /
• 2017

플라즈마를 이용하는 건식 식각 또는 박막 증착 장비(PECVD)의 경우 웨이퍼에 rf bias를 인가하여 이온의 에너지와 입사각을 조절한다. 종래에는 웨이퍼의 가장 자리 3 mm영역을 공정 대상에서 제외하는 exclusion area로 지정하였으나 점차 공정 기술의 발달로 2 mm 이내로 감소하고 있다. 따라서 웨이퍼의 가장 자리에서 발생하는 전기장의 방향 및 크기 변화를 조절할 수 있는 기술의 개발이 필요하게 되었으며 그중 핵심적인 부품이 Si 또는 SiC로 제작되는 edge ring이다. Focus ring이라고도 불리는 이 부품은 웨이퍼 상에서 반경 방향으로 흐르는 가스의 유속이 가장 자리에 근접하면 빨라지는 현상과 이에 의해 식각/증착 화학 반응 속도가 증가하는 문제를 완화하기 위한 것과 적절한 전기 전도도를 부여함으로써 가장 자리의 전기장 분포를 최적화 할 수 있는 새로운 설계 변수로 활용할 수 있다. 스퍼터링의 경우에도 웨이퍼 중앙과 주변 부는 마그네트론 음극의 회전 링과의 입체각이 차이가 나므로 가장 자리의 경우 트렌치나 홀의 내측이 외측에 비해서 증착막의 두께가 얇아지는 문제가 있으며 건식 식각의 경우 홀의 형상이 수직에서 벗어나는 경향이 발생할 수 있다. 또한 사용 시간에 비례해서 edge ring의 형상이 변화하는데 상대적으로 고가품이어서 교체 주기를 설정하는 보다 합리적 기준이 필요하다. 본 연구에서는 전산 유체 역학 모델을 사용하는 ESI사의 CFD-ACE+를 활용하여 edge ring의 형상과 재질이 갖는 영향을 전산 모사하기 위한 기초 작업을 그림 1과 같이 진행하였다. 2D-CCP model에 Ar 가스를 가정하고 비유 전율 10내외 전도도 $0.1/Ohm{\cdot}m$정도의 재질에 대한 용량성 결합 플라즈마에 대해서 계산을 하고 이 때 기판에 인가되는 고주파 전력에 의한 이온의 입사 에너지 분포 및 각도 분포를 Monte Carlo 방법으로 처리하여 계산하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.256-256
• /
• 2010

최근 반도체 공정을 위한 증착이나 식각장비에 있어서 웨이퍼 크기의 증가는 새로운 연구 분야를 발생시켰다. 웨이퍼의 크기가 200 mm에서 300 mm, 450 mm로 커지지만, 같은 특성 혹은 더 좋은 특성을 필요로 하는 플라즈마를 이용하는 진공장비의 기하적 구조는 비례적으로 증가하지 않는다. 이런 이유로 450 mm의 웨이퍼 공정용 장비의 제작에 있어서 진공 부품과 플라즈마 발생 소스는 더 이상 시행착오로 실험하기에는 막대한 돈과 시간, 인력의 투자가 필요하기 때문에 불가능하게 되었다. 이런 시행착오를 줄이기 위함의 일환으로 본 연구에서는 450 mm 웨이퍼 공정용 장비의 챔버 구성에 따른 플라즈마 균일도를 수치 모델링으로 예측했다. 챔버를 구성함에 있어서 baffle의 형상과 위치, 배기 manifold에 따른 유동분포, 플라즈마 균일도를 위한 안테나의 구조 등 중요한 요소들이 많이 존재하지만, 일단 전체적인 챔버의 종횡비가 결정되어야 가능한 일들이다. 첫째, 기판홀더와 챔버 벽면 간의 거리, 기판홀더와 배기구까지의 거리, 기판과 소스와의 거리가 인입되는 가스 분포와 플라즈마 균일도에 가장 큰 영향을 끼칠 것으로 판단된다. 즉, 위의 세 가지 챔버 내부 구조물의 크기 비에 따라 기판 바로 위에서의 플라즈마 균일도가 가장 좋은 디자인을 최적화하는 것이 본 계산의 목적이다. 기판 표면에서의 플라즈마 밀도 균일도는 기판홀더와 벽면과의 거리, 기판과 소스와의 거리가 멀수록, 기판홀더와 배기구와의 거리가 짧을수록 좋아졌으며, 그림과 같이 안테나의 디자인이 4 turn으로 1층인 경우, 두 turn의 안테나만 사용하여 기판표면에서 20~30%의 플라즈마 균일도를 4.7%까지 낮출 수 있었다

• Journal of the Korean Vacuum Society
• /
• v.6 no.1
• /
• pp.9-19
• /
• 1997

The reaction mechanisms of dry cleaning with UV-excited chlorine radical for Zn, Fe and Ti trace contaminants on the Si wafer have been studied by SEM, AFM and XPS analyses in this work. The patterned Zn, Fe and Ti films were deposited on the Si wafer surface by thermal evaporation and changes in the surface morphology after dry cleaning with $Cl_2$and UV/$Cl_2$at $200^{\circ}C$ were studied by optical microscopy and SEM. In addition, changes in the surface roughness of Si wafer with the cleaning was observed by AFM. The chemical bonding states of the Zn, Fe and Ti deposited silicon surface were observed with in-line XPS analysis. Zn and Fe were easily cleaned in the form of volatile zinc-chloride and iron-chloride as verified by the surface morphology changes. Ti which forms involatile oxides was not easily removed at room temperature but was slightly removed by UV/$Cl_2$at elevated temperature of $200^{\circ}C$. It was also found that the surface roughness of the Si wafer increased after $Cl_2$and UV/$Cl_2$cleaning. Therefore, the metallic contaminants on the Si wafer can be easily removed at lower temperature without surface damage by a continuous process using wet cleaning followed by UV/$Cl_2$dry cleaning.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.46-46
• /
• 2018

메모리 소자의 수요가 데스크톱 컴퓨터의 정체와 모바일 기기의 폭발적인 증가로 NAND flash 메모리의 고집적화로 이어져서 3차원 집적 기술의 고도화가 중요한 요소가 되고 있다. 1 mm 정도의 얇은 웨이퍼 상에 만들어지는 메모리 소자는 실제 두께는 몇 마이크로미터 되지 않는다. 수직방향으로 여러 장의 웨이퍼를 연결하면 폭 방향으로 이미 거의 한계에 도달해있는 크기 축소(shrinking) 기술에 의지 하지 않고서도 메모리 소자의 용량을 증대 시킬 수 있다. CPU, AP등의 논리 연산 소자의 경우에는 발열 문제로 3D stacking 기술의 구현이 쉽지 않지만 메모리 소자의 경우에는 저 전력화를 통해서 실용화가 시작되었다. 스마트폰, 휴대용 보조 저장 매체(USB memory, SSD)등에 수 십 GB의 용량이 보편적인 현재, FEOL, BEOL 기술을 모두 가지고 있는 국내의 반도체 소자 업체들은 자연스럽게 TSV 기술과 이에 필요한 장비의 개발에 관심을 가지게 되었다. 특히 이 중 TSV용 스퍼터링 장치는 transistor의 main contact 공정에 전 세계 시장의 90% 이상을 점유하고 있는 글로벌 업체의 경우에도 완전히 만족스러운 장비를 공급하지는 못하고 있는 상태여서 연구 개발의 적절한 시기이다. 기본 개념은 일반적인 마그네트론 스퍼터링이 중성 입자를 타겟 표면에서 발생시키는데 이를 다시 추가적인 전력 공급으로 전자 - 중성 충돌로 인한 이온화 과정을 추가하고 여기서 발생된 타겟 이온들을 웨이퍼의 표면에 최대한 수직 방향으로 입사시키려는 노력이 핵심이다. 본 발표에서는 고전력 이온화 스퍼터링 시스템의 자기장 해석, 냉각 효율 해석, 멀티 모듈 회전 자석 음극에 대한 동역학적 분석 결과를 발표한다. 그림1에는 이중 회전 모듈에 대한 다물체 동역학 해석을 Adams s/w package로 해석하기 위하여 작성한 모델이고 그림2는 180도 회전한 서브 모듈의 위상이 음극 냉각에 미치는 효과를 CFD-ACE+로 유동 해석한 결과를 나타내고 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.113-113
• /
• 2016

반도체 웨이퍼 패키지 공정에는 솔더 범프용으로 주석-은 합금 도금액이 사용되어 왔다. 최근, 주석-은 도금 피막중의 은 함량의 불균일성, 불용성 양극의 사용에 의한 전압 상승. 은의 도금 치구에의 석출, 리플로 후의 보이드의 형성 등의 문제로 인하여 주석 단독 금속 도금에 의한 범프 형성이 실용화되었다. 본 연구에서는, 범프용 주석 도금액에서의 전류밀도, 금속이온의 농도, 유리산의 농도 및 첨가제의 농도가 범프 두께 균일성에 미치는 영향을 조사하였다.