• Proceedings of the KIEE Conference
• /
• 1999.07b
• /
• pp.618-620
• /
• 1999

웨이퍼내의 온도 균일도를 확보하는 것은 고속열처리공정장비(RTP)에 있어서 입력신호 수집을 통해 달성해야 할 중요한 제어 요소이며, 이러한 온도의 균일도를 향상시키기 위해서는 웨이퍼의 각 지점에 대한 정확한 온도 계측이 필수적으로 선행되어야 한다. 그러나 RTP의 구조적 특징과 동작특성 때문에 정확한 온도계측이 매우 어려운 면이 있다. 온도계측은 주로 고온계를 통해 이루어지는데 대류와 복사 등 여러 가지 원인에 의해서 웨이퍼내에 온도가 불균일하게 되는 경우 한정된 개수의 고온계로 온도 분포를 정확히 추정할 수 없는 한계를 지니고 있다. 본 논문에서는 RTP 공정을 열역학적으로 접근하여 단일점 온도 계측에 의한 전체 온도 분포 추정 기법을 연구하고 이것을 다중점 온도 계측에 의한 온도 분포 추정 기법으로 확장 발전시켜 웨이퍼에 상대적으로 영향을 끼치는 요소 중 예측 불가능하거나 측정 불가능한 요소까지 포함하여 최소의 측정치를 활용하여, 적절한 제어입력 유도에 필요한 형태로 웨이퍼상의 온도계측을 가능하게 하였다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.30 no.2
• /
• pp.111-123
• /
• 2019

In this paper, we propose a method for defining the input termination for on-wafer-type device under test (DUT) measurement. Using the newly defined input termination and noise wave correlation matrix (NWCM) measurement method based on noise power ratio, the NWCM of the on-wafer-type DUT was measured. We demonstrate a noise measurement configuration that includes wafer probes and bias tees to measure the on-wafer DUT. The S-parameter of the adapter that combines the bias tee, probe, and a line terminated by open is required to define the input termination for on-wafer DUT measurement. To measure the S-parameter of the adapter, a 2-port S-parameter measurement method using 1-port measurement is introduced. Using the measured S-parameters, a method for defining the new input termination for on-wafer-type DUT measurement is applied. The proposed method involves the measurement of the NWCM of the chip with a 1.5 dB noise figure. The noise parameters of the chip were obtained using the measured NWCM. The results indicate that the obtained values of the noise parameters are similar to those mentioned on a datasheet for the chip. In addition, repeated measurements yielded similar results, thereby confirming the reliability of the measurements.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.293-293
• /
• 2010

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 챔버 내에 압축된 공기나 가스에 의해 가속된 미세 파우더들이 재료와 충돌하면서 식각하는 기계적 건식 식각 공정 기술이라고 할 수 있는 micro blaster 공정을 이용하면 기존 재생공정보다 낮은 재처리 비용과 간단한 공정으로 재생웨이퍼를 제작할 수 있다. 하지만 이러한 micro blaster 공정은 식각 후 표면에 많은 particle과 crack을 형성시켜 태양전지용으로 사용하기에 단점을 가진다. 본 연구에서는 이러한 micro blaster를 이용한 태양전지용 재생 웨이퍼를 제작하기 위해 폐 실리콘 웨이퍼의 표면 물질을 식각하고, 식각 후 충돌에 의해 발생된 표면의 particle과 crack을 DRE(Damage Remove Etching)공정으로 제거하는 연구를 진행 하였다. 먼저 폐 실리콘 웨이퍼와 같은 표면을 형성하기 위하여 시편 표면에 각각 Al($2000{\AA}$), $Si_3N_4(3000{\AA})$, $SiO_2(1{\mu}m)$, AZ1512($1{\mu}m$)을 형성하고 micro blaster의 파우더 크기, 압력, 스캔 속도 등의 공정 조건에 따라 폐 실리콘 웨이퍼 표면 물질을 식각하였다. 식각 후 폐 실리콘 웨이퍼의 식각된 깊이와 표면 물질 잔량을 측정하고, 폐 실리콘 웨이퍼의 표면에 particle과 crack, 요철이 형성되어 있는지를 확인하였다. 그 결과 폐 실리콘 웨이퍼에 형성된 물질의 두께 이상으로 식각되었으며, 표면 물질의 잔량이 남아 있지 않았고, 표면에 많은 particle과 crack, 요철이 형성되었다. 표면에 형성된 요철은 유지하면서 많은 particle과 crack을 제거하기 위하여 micro blaster공정 후 DRE 공정으로 표면 개선이 필요하였다. 이때 남겨진 요철은 입사광량을 증가시키고, 표면 반사율을 감소시켜 태양전지내의 흡수하는 빛의 양을 증가시키는 태양전지 texturing 공정 효과로 작용하게 된다. 표면에 남은 particle과 crack을 완전히 제거하면서 요철은 유지할 수 있게 HNA 용액의 농도와 시간에 따른 식각 정도를 측정하였다. DRE 공정 후 표면 particle과 crack이 완전히 제거되어 표면이 개선됨을 확인하였다. Micro blaster를 이용하여 폐 실리콘 웨이퍼의 표면을 식각하고, DRE공정으로 표면을 개선함으로써 태양전지용 기판으로의 재생 가능성을 확인하였다.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.37 no.1
• /
• pp.1-6
• /
• 2017

In this study, a terahertz time domain spectroscopy (THz-TDS) imaging technique was used to measure doping concentration and physical properties (such as refractive index and permittivity) of the doped silicon (Si) wafers. The transmission and reflection modes with an incidence angle of $30^{\circ}$ were employed to determine the physical properties of the doped Si wafers. The doping concentrations of the prepared Si wafers were varied from $10^{14}$ to $10^{18}$ in both N-type and P-type cases. Finally, the correlation between the doping concentration and the power of the THz wave was determined by measuring the powers of the transmitted and reflected THz waves of the doped Si wafers. Additionally, the doped thickness, the refractive index, and permittivity of each doped Si wafer were calculated using the THz time domain waveform. The results indicate that the THz-TDS imaging technique is potentially a promising technique to measure the doping concentration as well as other optical properties (such as the refractive index and permittivity) of the doped Si wafer.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2014.11a
• /
• pp.230-230
• /
• 2014

디지털 홀로그램 이미징 장치를 이용하여 박막과 웨이퍼 간의 두께 및 하전입자의 분포를 모니터링하는 센서의 성능을 보고한다. 이 센서는 웨이퍼와 SiN 박막 간의 경계를 구분하였으며, 경계에서의 하전입자의 분포의 분석도 가능함을 보였다. 이 센서는 다양한 종류의 계면 내지 박막 내부의 하전입자의 분포의 측정을 가능하게 하며, 또한 두께 변이의 실시간 측정도 가능하게 하여 향후 대량 생산현장에서의 광범위한 응용이 예상된다.

• Proceedings of the KAIS Fall Conference
• /
• 2000.10a
• /
• pp.140-144
• /
• 2000

실리콘 웨이퍼 생산의 여러 단계의 공정 중 평탄도를 측정하고 제어하는 polishing 공정은 평탄한 정도에 의하여 제품의 합격 여부가 결정되는 측면에서 매우 중요한 과정이다. 이 연구에서는 polishing 공정의 자동화를 모색해 보기 위해 웨이퍼의 형상을 추정한 데이타를 이용하여 그 형상을 분류하는 알고리즘을 개발하였다 추정된 웨이퍼의 모양에 따라 9개의 카테고리로 분류하고, 각 카테고리를 세 종류의 통계값을 이용하여 세부 분류한다. 개발한 알고리즘을 구현하여 웨이퍼의 형상을 분류하는 모듈을 개발하였다. 개발한 알고리즘을 검증하기 위해 여러 웨이퍼를 대상으로 실험을 수행하였다. 대부분의 웨이퍼를 정확하게 잘 분류하고 있으나 인부의 미세한 변화를 감지하지 못함으로 인하여 정확하게 분류하기가 어려운 경우를 관찰할 수 있었다. 웨이퍼의 형상을 다양하게 분류함으로써 polishing 공정의 자동화를 좀 더 구체적이고 효율적으로 접근할 수 있는 계기가 됨 깃으로 기대한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.8
• /
• pp.11-16
• /
• 2008

In this paper, firstly we made of the rapid thermal processor equipment with the specifically useful structure to measure wafer stress. Secondly we made of the laser interferometry to inspect the wafer surface curvature based on the large deformation theory. And then the wafer surface fringe image was obtained by experiment, and the full field stress distribution of wafer surface comes into view by signal processing with thining and pitch mapping. After wafer was ground by 1mm and polished from the back side to get easily deformation, and it was heated by three to four times thermal treatments at about 1000 degree temperature. Finally the severe deformation between wafer before and after the heat treatment was shown.

• Journal of Digital Contents Society
• /
• v.3 no.1
• /
• pp.113-122
• /
• 2002

The flatness of a silicon wafer concerned with ULSI chip is one of the most critical parameters ensuring high yield of wafers. The polishing process that measures and controls the flatness of a silicon wafer is one of the important process in various processes for production silicon wafer, which are still being done today by manual. But engineers in polishing process are requested to have many experiences and to check silicon wafers one by one. In this paper, we propose an algorithm used interpolation that estimates wafer's shape and sorts wafers automatically, then we can control the flatness of wafers in polishing process by automatic system.

• KSCE Journal of Civil and Environmental Engineering Research
• /
• v.37 no.1
• /
• pp.217-229
• /
• 2017

The high-frequency electro-mechanical signatures, which are excited and received by piezoelectric wafers mounted on a beam, are sensitive to incipient defect in a beam. Predicting the sensing range of the piezoelectric wafers is needed to effectively conduct damage assessment of a beam through utilizing their advantage. Damping of a beam plays the most important role in determining the sensing range among other features. This paper has proposed a scheme for estimating high-frequency damping of a beam through electro-mechanical signatures of piezoelectric wafers mounted on the beam. Considering damping effect while resonance of a beam evolves, wave perspective is adopted to formulate the electro-mechanical signatures of piezoelectric wafers. The damping of a beam is estimated through the least squares method minimizing the difference between the calculated and the measured damping ratio function values which are obtained from formulated and measured electro-mechanical signatures, respectively. The validity of the proposed scheme has been demonstrated through numerical and experimental examples using an aluminum beam with collocated piezoelectric wafers.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.260-260
• /
• 2004

연삭 가공은 대직경 반도체 웨이퍼의 경면 가공, 산업용 정밀 부품, 광학 분야의 고정밀급 렌즈 등 여러 산업 분야의 각종 정밀 부품의 마무리 공정에 적총되어 제품의 질을 좌우하는 필수적인 공정이라 할 수 있다. 이러한 연삭 가공은 높은 치수 정밀도와 양호한 표면 거칠기 및 제품의 형상을 동시에 만족시킬 수 있는 가공 기술로서 , 대직경 웨이퍼 생산에 있어서, 고정밀ㆍ고품위의 웨이퍼를 양산하는데 적합한 기술로 인식되고 있다.(중략)