• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.214-214
• /
• 1999

다이아몬드를 반도체용 열방산용기판 등으로 사용하기 위해서는 수백 $\mu\textrm{m}$ 두께의 대면적 웨이퍼가 요구된다. 이를 위해서 DC are jet CVD, MW PACVD, DC PACVD 등이 개발되어, 현재 4"에서 8"까지의 많은 문제를 일으키고 있다. 본 연구에서는 multi-cathode DC PACVD법에 의한 4" 다이아몬드 웨이퍼의 합성과 합성된 막의 특성변화에 대한 연구를 수행하였다. 또한, 웨이퍼의 휨과 crack 발생거동과 대한 고찰을 통래 휨과 crack이 없는 웨이퍼의 제작방법을 고안하였다. 사용된 음극의 수는 일곱 개이며, 투입된 power는 각 음극 당 약 2.5kW(4.1 A-600V)이었다. 사용된 기판의 크기는 직경 4"이었다. 합성압력은 100Torr, 가스유량은 150sccm, 증착온도는 125$0^{\circ}C$~131$0^{\circ}C$, 수소가스네 메탄조성은 5%~8%이었다. 합성 중 막에 인가되는 응력은 합성 중 증착온도의 변화에 의해 제어하였다. 막의 결정도는 Raman spectroscopy 및 열전도도를 측정을 통해 분석하였다. 성장속도 및 다이아몬드 peak의 반가폭은 메탄조성 증가(5%~8%)에 따라 증가하여 각각 6.6~10.5$\mu\textrm{m}$/h 및 3.8~5.2 cm-1의 분포를 보였다. 6%CH4 및 7%CH4에서 합성된 웨이퍼에서 측정된 막의 열전도도는 11W/cmK~13W/cmK 정도로 높게 나타났다. 막두께의 uniformity는 최대 3.5%로 매우 균일하였다. 막에 인가되는 응력의 제어로 직경 4"k 합성면적에서 두께 1mm 이상의 균열 및 휨이 없는 다이아몬드 자유막 웨이퍼를 합성할 수 있었다.다이아몬드 자유막 웨이퍼를 합성할 수 있었다.active ion에 의해 sputtering 이 된다. 이때 plasma 처리기의 polymer 기판 후면에 magnet를 설치하여 높은 ionization을 발생시켜 처리 효과를 한층 높여 주었다. 이 plasma 처리는 표면 청정화, 표면 etching 이 동시에 행하는 것과 함께 장시간 처리에 의해 표면에서는 미세한 과, C=C기, -C-O-의 극성기의 도입에 의한 표면 개량이 된다는 것을 관찰할 수 있다. OPP polymer 표면을 Ar 100%로 plasma 처리한 경우 C-O, C=O 등의 carbonyl가 발생됨을 알 수 있었다. C-O, C=O 등의 carbynyl polor group이 도입됨에 따라 sputter된 Al의 접착력이 향상됨을 알 수 있으며, TEM 관찰 결과 grain size도 상당히 작아짐을 알 수 있었다.onte-Carlo 방법으로 처리하였다. 정지기장해석의 경우 상용 S/W인 Vector Fields를 사용하였다. 이를 통해 sputter 내 플라즈마 특성, target으로 입사하는 이온에너지 및 각 분포, 이들이 target erosion 형상에 미치는 영향을 살펴보았다. 또한 이들 결과로부터 간단한 sputtering 모델을 사용하여 target으로부터 sputter된 입자들이 substrate에 부착되는 현상을 Monte-Carlo 방법으로 추적하여 성막특성도 살펴보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.8 no.1
• /
• pp.117-123
• /
• 1998

We investigated the effect of mechanical backside damage in Czochralski grown silicon wafer. The intensity of mechanical damage was evaluated by minority carrier recombination lifetime by laser excitation/microwave reflection photoconductivity decay method, photo-acoustic displacement method, X-ray section topography, and wet oxidation/preferential etching methods. The data indicate that the higher the mechanical damage intensity, the lower the minority carrier lifetime, and the photo-acoustic displacement values increased proportionally, and it was at Grade 1: Grade 2:Grade 3 = 1:19.6:41 that the normalized relative quantization ratio of excess photo-acoustic displacement in damaged wafer was calculated, which are normalized to the excess PAD from sample Grade 1.

• Proceedings of the KAIS Fall Conference
• /
• 2002.05a
• /
• pp.151-154
• /
• 2002

반도체 소자의 기판 재료로 사용되고 있는 실리콘 웨이퍼는 그 정밀도가 매우 중요하다. 본 연구에서는 균일한 Dopant 농도 분포를 얻을 수 있는 중성자 변환 Doping을 이용하여 실리콘에 인(P)을 Doping하는 연구를 수행하였다. 중성자 변환 Doping, 즉 NTD(Neutron Transmutation Doping)란 원자번호 30인 실리콘 동위원소에 중성자가 조사되면 원자번호 31인 실리콘으로 변환되고, 2.6시간의 반감기를 갖고 decay 되면서 인(P)으로 변하게 되어 실리콘 웨이퍼에 n-type 전도를 갖게 하는 것을 말한다. 본 연구에서는 하나로 원자로를 이용하여 고저항(1000-2000Ωcm) FZ 실리콘 웨이퍼 에 두 개의 조사공에서 중성자 조사하여 저항의 변화를 관찰하였고, 중성자 조사시 발생하는 점결함을 분석하여 점결함이 저항 변화에 미치는 영향을 알아보았다. 중성자 조사 전 이론적 계산에 의해 HTS조사공은 5Ωcm, 20.1Ωcm 이고 IP3조사공은 5Ωcm, 26.5Ωcm, 32.5Ωcm 이었고, 중성자 조사 후 SRP로 측정한 결과 실제 저항값은 HTS-1 2.10Ωcm, HTS-2 7.21Ωcm 이었고, IP-1은 1.79Ωcm, IP-2는 6.83Ωcm, 마지막으로 IP-3는 9.23Ωcm 이었다. DLTS 측정 결과 IP조사공에서 새로운 피의 결을 발견할 수 있었다.

• Journal of the Korean Society for Precision Engineering
• /
• v.34 no.2
• /
• pp.107-114
• /
• 2017

In this investigation, we describe a metrological technique for surface and thickness profiles of a silicon (Si) wafer by using a 6 degree of freedom (DOF) stitching method. Low coherence scanning interferometry employing near infrared light, partially transparent to a Si wafer, is adopted to simultaneously measure the surface and thickness profiles of the wafer. For the large field of view, a stitching method of the sub-aperture measurement is added to the measurement system; also, 6 DOF parameters, including the lateral positioning errors and the rotational error, are considered. In the experiment, surface profiles of a double-sided polished wafer with a 100 mm diameter were measured with the sub-aperture of an 18 mm diameter at $10\times10$ locations and the surface profiles of both sides were stitched with the sub-aperture maps. As a result, the nominal thickness of the wafer was $483.2{\mu}m$ and the calculated PV values of both surfaces were $16.57{\mu}m$ and $17.12{\mu}m$, respectively.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.146-147
• /
• 2003

산업계에서의 다양한 제품 개발로 인해 새로운 형상 측정기술이 요구된다. 칩패키지와 실리콘 웨이퍼로 대표되는 광산란 표면 특성을 가진 제품들의 형상 측정은 거친 표면을 가진 반면 수마이크로의 형상 측정 정밀도를 요구하기 때문에 기존의 측정법으로는 기대하는 성과를 이루지 못해왔다. 현재까지 기존의 정통적인 측정법을 통해 측정 시도되어 온 방법들은 다음과 같이 두 방법으로 요약된다. 첫째, Kwon과 Han등은 경면(specular surface)을 측정하던 정통적인 간섭계에 10.6$\mu$m파장의 $CO_2$레이저를 광원으로 사용함으로써 가시광선 영역에서의 광산란 표면을 적외부 영역에서 경면화 하여 측정하였다. (중략)

• Journal of the Korean Chemical Society
• /
• v.44 no.3
• /
• pp.200-206
• /
• 2000

The metal impurities in specific regions at near surface of silicon wafer were determined by constant depth etching·lt is possible to etch uniformly over the entire wafer surface by 1$\mu\textrm{m}$ depth with 5 mL of etching solution made up of HF and HNO$_3$ mixed by l:3 volume ratio. The microwave oven was used to evaporate the solution after etching. After spiking, The recoveries of Cu, Ni, Zn, Cr, Mg and K were found to be 99∼105%ted in polysilicon region and could be quantified by 1$\mu\textrm{m}$ depth.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.382-382
• /
• 2011

보다 저렴한 다결정 실리콘 웨이퍼를 사용한 다결정 실리콘 태양전지의 발전효율개선을 위해서는 태양광스펙트럼의 표면 흡수기구를 최적화하고, 전자-정공쌍의 생성극대화 및 재결합 기구 제어를 통한 전하운바자들의 안정적인 분리와 전극으로의 효율적인 수집이 필수적인다. 현재 양질의 다결정 실리콘 웨이퍼에 기반한 다결정 실리콘 태양전지 양산공정에서 16~17% 발전효율이 이루어지고 있으며 18% 이상의 발전효율을 얻기 위해서는 보다 더 우수한 품질의 다결정 실리콘 웨이퍼가 요구된다. 본 연구에서는 15.5~16.5% 대역의 평균 발전효율을 갖는 15.6 cm${\times}$15.6 cm 크기 고효율 다결정 실리콘 태양전지 전면의 전자발광(EL : electroluminescence)데이터로부터 효율기여도가 높은 위치와 상대적으로 기여도가 낮은 위치들을 선정하여 380~1050nm 파장대역의 광선속에 대해 국부적인 외부양자효율(EQE : external quantum efficiency)을 측정하고 투과전자현미경(TEM : tunneling electron microscope) 등을 활용하여 결정방향 등에 기인하는 양자효율 악화기구를 분석하였다. 결론적으로 15%대의 상대적으로 낮은 발전효율을 보이는 태양전지들은 300~600 nm 단파장 영역에서 양자효율이 상대적으로 낮은 저급한 결정성의 웨이퍼에 기인하고 16.5%이상의 높은 발전효율을 갖는 태양전지들은 단파장영역에서 높은 양자효율을 갖는 영역이 수광면적의 80~90%를 차지하는 것으로 밝혀졌다. 이와 더불어 15%대의 발전효율을 갖는 태양전지에서는 600~1100 nm 파장대역에서 상대적으로 악화된 양자효율을 갖는 저급한 결정성 영역이 30~40%를 차지하였으나 16.5%대역의 고효율 태양전지에서는 저급한 결정성 영역이 5~10%를 차지하여 대조를 보였다. 따라서 18%이상의 높은 발전효율을 갖는 다결정 실리콘 태양전지의 양산을 위해서는 양자효율이 우수한 양품의 웨이퍼를 기반으로 표면 texturing을 통해 평균 태양광 흡수율을 90%이상으로 개선하고, 보다 미세한 프론트 전극패턴을 통해 수광면적을 개선하고 선택적인 에미티공정 기술 등을 적용할 필요가 있음을 제안하고자 한다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.8 no.4
• /
• pp.539-543
• /
• 1998

The relationship of growth-in defects such as crystal originated particles (COP), flow pattern defects(FPD), laser scattering tomography defects (LSTD) was investigated in Cz-Si single crystals which had different pulling speed during crystal growing. It is concluded that the density and radial distribution of grown-in defects is strongly dependent on the pulling speed. And as the generation areas of these grown-in defects in a wafer are identical in radial position, they can be generated from same origin during crystal growing.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.76.2-76.2
• /
• 2010

질산 용액을 이용한 처리를 통해서 실리콘 웨이퍼 위에 누설 전류가 thermal oxidation 방법과 비슷한 수준의 얇은 실리콘 산화막을 형성할 수 있다. 이러한 처리 방법은 thermal oxidation에 비해서 낮은 온도에서 공정이 가능하다는 장점을 가진다. 이 때 질산 용액으로 68 wt% $HNO_3$을 쓰는데, 이 용액에만 넣었을 때에는 실리콘 산화막이 어느 정도 두께 이상은 성장하지 않는 단점이 있다. 그렇기 때문에 실리콘 웨이퍼를 68 wt% $HNO_3$에 넣기 전에 seed layer 산화막을 형성 시킨다. 본 연구에서는 p-type 웨이퍼를 phosphorus로 도핑해서 에미터를 형성 시킨 후에 seed layer를 형성 시키고 68 wt% $HNO_3$를 이용해서 에미터 위의 실리콘 산화막을 성장 시켰다. 이 때 보다 더 효과적인 seed layer를 형성 시키는 용액을 찾아서 실험하였다. 40 wt% $HNO_3$, $H_2SO_4-H_2O_2$, HCl-$H_2O_2$ 용액에 웨이퍼를 10분 동안 담그는 것을 통해서 seed layer를 형성하고, 이를 $121^{\circ}C$인 68 wt% $HNO_3$에 넣어서 실리콘 산화막을 성장시켰다. 이렇게 형성된 실리콘 산화막의 특성은 엘립소미터, I-V 측정 장치, QSSPC를 통해서 알아보았다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.61-61
• /
• 2003

CMP(Chemical Mechanical Polishing)는 VLSI의 제조공정에서 실리콘웨이퍼의 절연막내에 있는 토포그래피를 제어할 수 있는 광역 평탄화 기술이다. 또한 최근에는 실리콘웨이퍼의 나노토포그래피(Nanotopography)가 STI의 CMP 공정에서 연마 후 필름의 막 두께 변화에 많은 영향을 미치게 됨으로 중요한 요인으로 대두되고 있다. STI CMP에 사용되는 CeO$_2$ 슬러리에서 첨가되는 계면활성제의 농도에 따라서 나노토포그래피에 미치는 영향을 제어하는 것이 필수적 과제로 등장하고 있다. 본 연구에서는 STI CMP 공정에서 사용되는 CeO$_2$ 슬러리에서 계면활성제의 농도에 따른 나노토포그래피의 의존성에 대해서 연구하였다. 실험은 8 "단면연마 실리콘웨이퍼로 PETEOS 7000$\AA$이 증착 된 것을 사용하였으며, 연마 시간에 따른 나노토포그래피 의존성을 알아보기 위해 연마 깊이는 3000$\AA$으로 일정하게 맞췄다. 그리고 CMP 공정은 Strasbaugh 6EC를 사용하였으며, 패드는 IC1000/SUBA4(Rodel)이다. 그리고 연마시 적용된 압력은 4psi(Pounds per Square Inch), 헤드와 정반(table)의 회전속도는 각각 70rpm이다 슬러리는 A, B 모두 CeO$_2$ 슬러리로 입자크기가 다른 것을 사용하였고, 농도를 달리한 계면활성제가 첨가되었다. CMP 전 후 웨이퍼의 막 두께 측정은 Nanospec 180(Nanometrics)과 spectroscopic ellipsometer (MOSS-ES4G, SOPRA)가 사용되었다.