• Proceedings of the Korean Vacuum Society Conference
• /
• 1993.02a
• /
• pp.38-40
• /
• 1993

급속 열처리 시스템내에서의 비정상상태 온도분포, 가스유동형태, 웨이퍼내 열응력등을 여러 가지 작동조건하에서 2차원 유한 차분법으로 계산하였다. 계산결과는 실험에서 얻은 에피성장률 데이터와 비교 검증하였다. RTpp내 가스 유동이나 온도분포는 압력 및 주위 구성요소에 크게 의존하는 반면, 웨이퍼의 온도분포는 wafer edge loss가 큰 고온에서 온도 불균일도가 가장 크다. 저온에서는 대류에 의한 열 손실이 웨이퍼내의 온도 불균일도에 큰 영향을 미치고 있다. 웨이퍼상의 열응력을 가장 크게 받는 시점은 transient condition에서 나타났다.

• Proceedings of the KIEE Conference
• /
• 1999.07b
• /
• pp.618-620
• /
• 1999

웨이퍼내의 온도 균일도를 확보하는 것은 고속열처리공정장비(RTP)에 있어서 입력신호 수집을 통해 달성해야 할 중요한 제어 요소이며, 이러한 온도의 균일도를 향상시키기 위해서는 웨이퍼의 각 지점에 대한 정확한 온도 계측이 필수적으로 선행되어야 한다. 그러나 RTP의 구조적 특징과 동작특성 때문에 정확한 온도계측이 매우 어려운 면이 있다. 온도계측은 주로 고온계를 통해 이루어지는데 대류와 복사 등 여러 가지 원인에 의해서 웨이퍼내에 온도가 불균일하게 되는 경우 한정된 개수의 고온계로 온도 분포를 정확히 추정할 수 없는 한계를 지니고 있다. 본 논문에서는 RTP 공정을 열역학적으로 접근하여 단일점 온도 계측에 의한 전체 온도 분포 추정 기법을 연구하고 이것을 다중점 온도 계측에 의한 온도 분포 추정 기법으로 확장 발전시켜 웨이퍼에 상대적으로 영향을 끼치는 요소 중 예측 불가능하거나 측정 불가능한 요소까지 포함하여 최소의 측정치를 활용하여, 적절한 제어입력 유도에 필요한 형태로 웨이퍼상의 온도계측을 가능하게 하였다.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2548-2550
• /
• 2000

RTP(Rapid Thermal Processing)은 IC제조 공정과 관련된 열처리 과정에 사용되는 단일 웨이퍼프로세스 기술이다. 반도체 웨이퍼를 고속 열처리할 때 웨이퍼별로 작은 반응실에서 가열, 가공, 냉각된다. 현재 사용되는 반도체 열처리장비는 고온로(furnace)에의해 대부분 이루어지지만, 시간이 많이 걸려서 주문형반도체 생산과 같은 다양한 종류의 웨이퍼를 소량 생산하는데는 부적절하다. 이에 매우 적은 시간이 소요되는 RTP장비가 많이 연구되고 있다. 그러나 RTP는 예기치 못한 몇 가지의 문제점을 일으킨다. 그중 하나는 웨이퍼 표면에 분포된 온도의 불 균일성이다. 이러한 불 균일성은 웨이퍼의 표면에 심각한 왜곡(distortion)을 일으켜 좋지 못한 결과를 가져오게 한다. 이번 논문의 목적은 RTP시스템을 수학적으로 모델링하고, 이를 이용하여 멀티 램프 시스템의 입력값을 조절하여 이미 배치된 램프에 대한 최적의 온도 균일도에 알맞은 각 램프입력을 구하여 램프 입력 프로파일을 만들고 또한 이를 이용하여 외란에 대한 PID 제어기 설계를 목표로 한다.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.16 no.4
• /
• pp.609-620
• /
• 1992

A numerical solution of temperature and thermally induced stress in a wafer during rapid thermal processing (R.T.P) is obtained, and an analysis of onset and propagation of slip is performed and compared with experiment. In order to calculate temperature distribution of a wafer in R.T.P system, heat conduction equation that incorporated with radiative and convective heat transfer model is solved, and the solution of the equation is calculated numerically using alternating direction implicit (A.D.I) method. In dealing with radiative heat transfer, a partially transparent body that absorbs the radiation energy is assumed and this transparent body undergoes multiple internal reflections and absorptions. Two dimensional (assuming plane stress) thermoelastic constitutive equation is used to calculate thermal stress induced in a wafer and finite element method is employed to solve the equation numerically. The stress resolved in the slip directions on the slip planes of silicon is compared with the yield stress of silicon in order to predict the slip. The result of the analysis shows that the wafer temperature at which slip occurs is affected by the heating rate of the R.T.P system. It is observed that once slip occurs in the wafer, the slip grows.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.239.2-239.2
• /
• 2014

태양전지의 전면전극과 웨이퍼의 접촉저항은 태양전지의 효율을 저하시키는 원인이 된다. 전면전극과 웨이퍼의 접촉저항을 감소시키는 공정으로써 선택적 에미터 도핑이 널리 적용되고 있다. 선택적 에미터 도핑은 태양전지의 전면전극 하부에 고농도 도핑을 함으로써 전극과 웨이퍼의 접촉저항을 감소시켜 태양전지의 효율상승을 유도한다. 이러한 선택적 에미터 도핑은 주로 고가의 레이저 장비가 요구 되어 생산단가가 높으며 웨이퍼의 구조적 손상을 야기한다. 본 연구에서는 고가의 레이저 장비를 플라즈마 제트 장치로 대체함으로써 생산단가를 낮추고자 한다. 도펀트가 도포된 웨이퍼에 플라즈마 제트를 조사하면 플라즈마 전류 흐름에 의한 저항 열이 발생한다. 발생된 열에 의해 도펀트가 웨이퍼에 확산되어 도핑된다. 플라즈마 제트로 구성된 선택적 에미터 도핑 장비 개발을 위한 기초 특성을 조사한다. 플라즈마 제트의 전류량의 변화에 따른 웨이퍼의 온도 특성과 도포된 도펀트 용재의 인산 함유량에 따른 도핑 깊이를 조사한다. 또한 선택적 에미터 도핑의 생산성을 향상시키기 위해 다중 채널 플라즈마 제트 장치를 구성하여 특성을 조사한다. 각 채널의 플라즈마 제트의 선폭과 전류량이 적절한 균일도를 갖도록 한다. 도핑 프로파일은 이차 이온 질량분석법을 통해 분석한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.291-291
• /
• 2011

플라즈마에 노출된 재료 표면의 온도 증가는 다음과 같은 요인에 의해서 결정된다. 이온의 충돌에 의한 역학적 에너지, 이온의 중성화, 라디칼의 안정화에 의한 에너지 방출(잠열, latent heat), 플라즈마에서 방출된 빛의 흡수. 이중 식각을 위한 기판 바이어스에 의해서 주로 결정되는 이온 충돌 에너지와 잠열의 방출이 300 mm wafer용 유도 결합 플라즈마 식각 장치에서 소스 전력과 바이어스 전력에 따라서 어떻게 변화하는지 전산 유체 역학 모사 프로그램인 CFD-ACE를 이용하여 상용 식각 장비인 AMAT사의 DPS II를 대상으로 온도 분포의 변화를 계산하였다. 실험 결과와 비교를 위하여 다섯 곳에(상, 하, 좌, 우, 중심) 열전대를 부착한 온도 측정 웨이퍼를 기판의 위치에 설치하고 여러 가지 실험 조건에 대해서 온도의 변화를 측정하였다. Ar 10 mTorr에서 2열 병렬 안테나의 전력을 300 W에서 시간에 따른 온도의 변화를 측정하였다. 이때 wafer의 평균 온도는 $28.9^{\circ}C$에서 $150^{\circ}C$까지 12분 내에 상승하였으며 최고 온도에 도달한 다음에는 거의 일정하게 유지 되었다. Si의 식각에서 온도의 영향을 가장 크게 받는 반응은 F 라디칼에 의한 Si의 직접 식각이며 Arrhenius 식의 형태로 표현하면 0.116*exp (-1250/T)의 형태로 된다. 문헌에 보고된 계수를 이용해서 $29^{\circ}C$의 식각 속도와 플라즈마에 의한 가열 최고 온도인 $150^{\circ}C$ 때의 값을 비교해보면 3.3배의 차이가 난다. 따라서 4%내의 식각 균일도를 목표로 하는 폴리 실리콘 게이트 식각 장비의 설계에서는 플라즈마에 의한 가열 불균일을 상쇄 할 수 있는 히터와 냉각 구조의 최적 설계가 필요하다.

• Proceedings of the KAIS Fall Conference
• /
• 2002.05a
• /
• pp.218-221
• /
• 2002

80년대 반도체 산업의 급격한 성장으로 오늘날 반도체 산업은 반도체소자의 초고집적화, 웨이퍼의 대구경화로 발전이 거듭났으며, 소자의 성능과 생산 수율의 향상을 위하여 실리콘 웨이퍼의 세정하는 기술 및 연구를 계속 진행하고 있다. 기존의 반도체 세정은 과다한 화학약품의 사용으로 비 환경친화적이며, 이에 본 연구에서는 기존의 세정방법을 대체하기 위한 방법으로 환경친화적인 전리수를 이용한 반도체 세정법을 하였다. 이때 실리콘 웨이퍼 표면의 원자적 상태의 변화가 발생하여 다양한 방법으로 확인할 수 있다. 본 연구에서는 이러한 분석을 하기 위하여 기존세정의 화학약품과 전리수로 세정한 웨이퍼의 표면을 비교하였으며, 또한 온도 및 시간별 표면상태변화를 분석하였다. 특히 접촉각 변화에 중점을 두어 변화를 관찰하였으며, 음극수의 경우 17.28。, 양극수의 경우 34.l。의 낮은 접촉각을 얻을 수 있었다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.207-212
• /
• 2004

4 ～ 20 nm 범위의 입자들이 갖는 전기적 특성을 이용하기 위하여 이들 입자를 300mm 웨이퍼 위에 균일하게 증착시키는 기술을 개발하고자 하였다. 이를 위하여 나노 임자의 증착 장비 개발에 필요한 증착 장비내 유동장 해석 및 온도 구배장 해석을 수행하였다. 증착 장비 입구의유량이 3 1pm, 4 nm인 경우, 입자의 확산력만을 고려하였을 때, 대부분의 입자들은 웨이퍼 표면이 아닌 벽면으로의 부착이 98% 정도 일어났다. 그러나 입자의 열영동 및 전기영동을 고려한 경우, 100% 웨이퍼 표면에 증착되는 것을 알 수 있었다. 따라서 입자의 확산력 이외의 외력(열영동, 전기영동)을 이용하면 웨이퍼 표면에의 증착 효율을 상승시킬 수 있을 것으로 판단된다.

• Proceedings of the KIEE Conference
• /
• 2002.07b
• /
• pp.824-827
• /
• 2002

12inch 이상의 웨이퍼 성장에는 실리콘 용탕의 대류를 억제하여 웨이퍼의 순도를 높이기 위해 자기장 특히, 웨이퍼의 성장방향에 수직인 '수평자장'을 인가하는 방법이 사용된다. 현재 '자기장인가 방식', 특히 초전도를 사용한 자장인가 방식이 직경 1600mm에 이르는 용탕의 용액을 제어하는 유일한 방법으로 받아들여지고 있다. 본 논문에서는 12inch 실리콘 웨이퍼 성장용 초전도 마그네트 개발의 전단계로 개발중인 8inch 웨이퍼 성장용 수평자장형 초전도마그네트의 제작과정과 성능평가 결과에 대해 다루었다. 본 연구를 통해 액체헬륨의 증발을 최소화하기 위한 재응축형 극저온 용기에 대한 기술이 개발 되었으며, diode를 이용한 ��치보호부, HTS 전류리드의 ��치 protection부 등의 부속기술이 개발되었다. 초전도 마그네트는 내경 1400mm의 saddle type으로 이의 제작에 있어 많은 기술적 난재들을 경험해야 했다. 전체 시스템에 대한 성능평가 결과, 극저온용기 및 부속장치에 대한 결과는 만족스러웠으나, 코일부의 성능은 계획한 목표에 미치지 못했다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.30 no.2
• /
• pp.111-123
• /
• 2019

In this paper, we propose a method for defining the input termination for on-wafer-type device under test (DUT) measurement. Using the newly defined input termination and noise wave correlation matrix (NWCM) measurement method based on noise power ratio, the NWCM of the on-wafer-type DUT was measured. We demonstrate a noise measurement configuration that includes wafer probes and bias tees to measure the on-wafer DUT. The S-parameter of the adapter that combines the bias tee, probe, and a line terminated by open is required to define the input termination for on-wafer DUT measurement. To measure the S-parameter of the adapter, a 2-port S-parameter measurement method using 1-port measurement is introduced. Using the measured S-parameters, a method for defining the new input termination for on-wafer-type DUT measurement is applied. The proposed method involves the measurement of the NWCM of the chip with a 1.5 dB noise figure. The noise parameters of the chip were obtained using the measured NWCM. The results indicate that the obtained values of the noise parameters are similar to those mentioned on a datasheet for the chip. In addition, repeated measurements yielded similar results, thereby confirming the reliability of the measurements.