• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.19-20
• /
• 2006

Two methods that can reduce reflectance in solar cells are surface texturing and anti-reflection coating. Wet chemical etching is a typical method that surface texturing of multi-crystalline silicon. Wet chemical etching methods are the acid texturization of saw damage on the surface of multi-crystalline silicon or double-step chemical etching after KOH saw damage removal too. These methods of surface texturing are realized by chemical etching in acid solutions HF-$HNO_3$-$H_2O$. In this solutions we can reduce reflectance spectra by simple process etching of multi-crystalline silicon surface. We have obtained reflectance of 27.19% m 400~1100nm from acidic chemical etching after KOH saw damage removal. This result is about 7% less than just saw damage removal substrate. The surface morphology observed by microscope and scanning electron microscopy (SEM).

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.293-293
• /
• 2012

마그네트론 스퍼터링으로 Al과 Al 합금(Al-3wt%Si, Al-10wt%Si) 박막을 코팅하였다. 기판은 냉연강판과 Si 웨이퍼를 사용하였으며 알코올과 아세톤으로 초음파 세척 후 진공용기에서 플라즈마 청정을 실서히였다. 시편 청정이 끝나면 기판은 0, 30, 45, 60, 90도의 다양한 각도로 고정시켜 Al과 Al 합금 박막을 코팅하였다. 빗각 증착 기술(Oblique Angle Deposition: OAD)은 입사증기가 기판과 수직하지 않게 기울여 코팅하는 방법으로 조직을 다양하게 제어할 수 있다. 빗각으로 코팅한 순수한 Al 박막의 경우, 동일한 두께의 박막보다 반사율 및 표면조도, 내식성이 향상되는 결과를 얻었다. 따라서 본 연구에서는 빗각 및 Si 함유량이 반사율 및 표면조도, 내식성에 미치는 영향을 비교 분석하였다. 기판의 위치에 따른 변화를 관찰하기 위해 시편은 좌, 우, 중간으로 구분하여 분석하였다. 단일층 박막의 경우 타겟과의 거리에 따른 두께 편차가 발생하였으며 이러한 두께 편차를 해결하기 위한 방법으로 동일한 각도를 유지하며 반대 방향으로 회전시켜 다층구조로 박막을 제조하였다. Si 함유량 및 빗각에 따른 반사율 및 표면조도를 분석하였으며 내식성 평가를 위한 염수 분무 테스트도 실시하여 각각의 공정 변수에 따른 결과를 비교 분석하였다.

• Journal of the Semiconductor & Display Technology
• /
• v.13 no.3
• /
• pp.21-25
• /
• 2014

The texturing is one of the most important processes for high efficiency crystalline silicon solar cells. The rear side flatness of silicon solar cell is very important for increasing the light reflectance and forming uniform back surface field(BSF) region in manufacturing high efficiency crystalline silicon solar cells. We investigated texturing difference between front and rear side of wafer by texturing of two adhered wafers. As a result, the flatter rear side was obtained by forming less pyramid size compared to the front side and improved reflectance of long wavelength and back surface field(BSF) region were also achieved. Therefore, the texturing of two adhered wafers can be expected to improve the efficiency of silicon solar cells due to increased short circuit current(Isc).

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.149-149
• /
• 2013

반도체 공정 및 디스플레이 공정에서 발생하는 오염입자는 공정 불량을 일으키는 가장 큰 인 중의 하나이며, 수십 나노에서 수 백 나노의 크기를 갖는다. 최근 반도체 산업이 발전함에 따라 회로의 선폭이 점차 감소하고 있으며 오염입자의 임계 직경(critical diameter) 또한 작아지고 있다. 또한 디스플레이 산업에서는 패널이 대형화되고 공정이 발달함에 따라 입자에 의한 패널 오염이 이슈가 되고 있는 실정이다. 현재 반도체 및 디스플레이 산업에서 사용되는 측정방법으로는 레이저를 이용하여 공정 후 표면에 남아있는 오염입자를 측정하는 ex-situ 방법이 주를 이루고 있다. Ex-situ 방법을 이용한 오염입자의 제어는 웨이퍼 전체를 측정할 수 없을 뿐만 아니라 실시간 측정이 불가능하기 때문에 공정 모니터링 장비로 사용이 어려우며 오염입자와 공정 간의 상관관계 파악에도 많은 제약이 따르게 된다. 이에 따라 저압에서 in-situ 방법을 이용한 실시간 오염입자 측정 기술 개발이 요구되고 있다. 또한 입자의 크기 뿐 아니라 성분과 형상까지 측정할 수 있는 장치의 개발 요구가 높아지고 있는 실정이다. 이를 위해 입자의 크기 및 분포를 측정할 수 있는 Particle Beam Mass Spectrometer (PBMS)와 형상을 측정할 수 있는 Scanning Electron Microscope (SEM)의 기능을 통합하여 실시간으로 나노입자의 복합특성(크기, 성분, 형상)을 측정할 수 있는 장치를 개발하였다. 또한 기존 장치들의 문제점 중 하나가 실시간으로 교정이 불가능하다는 것이었는데 이 장치의 경우 실시간으로 측정되는 결과의 조합으로 실시간 교정까지도 가능한 장점을 가지고 있다.

• Journal of the Korea Society for Simulation
• /
• v.8 no.3
• /
• pp.49-66
• /
• 1999

Semiconductor wafer fabrication is known to be one of the most complex manufacturing processes due to process intricacy, random yields, product diversity, and rapid changing technologies. In this study we are concerned with the impact of lot release and dispatching policies on the performance of semiconductor wafer fabrication facilities. We consider several semiconductor wafer fabrication environments according to the machine failure types such as no failure, normal MTBF, bottleneck with low MTBF, high randomness, and high MTBF cases. Lot release rules to be considered are Deterministic, Poisson process, WR(Workload Regulation), SA(Starvation Avoidance), and Multi-SA. These rules are combined with several dispatching rules such as FIFO (First In First Out), SRPT (Shortest Remaining Processing Time), and NING/M(smallest Number In Next Queue per Machine). We applied the combined policies to each of semiconductor wafer fabrication environments. These policies are assessed in terms of throughput and flow time. Basically Weins fabrication setup was used to make the simulation models. The simulation parameters were obtained through the preliminary simulation experiments. The key results throughout the simulation experiments is that Multi-SA and SA are the most robust rules, which give mostly good performance for any wafer fabrication environments when used with any dispatching rules. The more important result is that for each of wafer fabrication environments there exist the best and worst choices of lot release and dispatching policies. For example, the Poisson release rule results in the least throughput and largest flow time without regard to failure types and dispatching rules.

• Clean Technology
• /
• v.28 no.3
• /
• pp.227-231
• /
• 2022

The demand for high-voltage power devices is rising in various industries, but especially in the transportation industry due to autonomous driving and electric vehicles. IGBT module parts of 3.3 kV or more are used in the power propulsion control device of electric vehicles, and the procurement of these parts for new construction and maintenance is increasing every year. In addition, research to optimize high-voltage IGBT parts is urgently required to overcome their very high technology entry barrier. For the development of high-voltage IGBT devices over 3.3 kV, the resistivity range setting of the wafer and the optimal conditions for major unit processes are important variables. Among the manufacturing processes to secure the optimal junction depth, the optimization of the diffusion process, which is one step of the unit process, was examined. In the diffusion process, the type of gas injected, the injection time, and the injection temperature are the main variables. In this study, the range of wafer resistance (Ω cm) was set for the development of high voltage IGBT devices through unit process simulation. Additionally, the well drive in (WDR) condition optimization of the diffusion process according to temperature was studied. The junction depth was 7.4 to7.5 ㎛ for a ring pattern width of 23.5 to25.87 ㎛, which can be optimized for supporting 3.3 kV high voltage power devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.476-476
• /
• 2014

서론: 저 전력 소모를 필요로 하는 무선 센서 네트워크 관련 기술의 급격한 발달과 함께 자체 전력 수급을 위한 진동 에너지 수확 기술에 대한 연구가 활발히 이루어지고 있다. 다양한 구조와 소재를 압전 외팔보에 적용하여 제안하고 있다. 그 중에서도 진동 기반의 에너지 수확 소자는 주변 환경에서 쉽게 진동을 얻을 수 있고, 높은 에너지 밀도와 제작 방법이 간단하다는 장점을 가지고 있어 많은 분야에 응용 및 적용 가능하다. 기존 연구에서는 2차원적으로 진동 에너지 수확을 위한 휜 구조의 압전 외팔보를 제안 하였다. 휜 구조를 갖는 압전 외팔보는 각각의 짧은 두 개의 평평한 외팔보가 일렬로 연결된 것으로 볼 수 있다. 하나의 짧고 평평한 외팔보는 진동이 가해지면 접선 방향으로 응력이 생겨 최대 휨 모멘텀을 갖게 된다. 그러므로 휜 구조를 갖는 외팔보는 진동이 인가됨에 따라 길이 방향과 수직 방향으로 진동한다. 하지만, 이 구조는 수평 방향으로 가해지는 진동에 대한 에너지를 수확하기에는 한계점을 가진다. 즉, 3축 방향에서 임의의 방향에서 진동 에너지를 수확하기는 어렵다. 본 연구에서는 3축 방향에서 에너지를 효율적으로 수확할 수 있도록 헤어-셀 구조의 압전 외팔보 에너지 수확소자를 제안한다. 제안된 소자는 길이 방향과 수직 방향뿐만 아니라 수평 방향으로도 진동하여 임의의 방향에서 진동 에너지를 수확할 수 있다. 구성 및 공정: 제안하는 소자는 3축 방향에서 임의의 진동을 수확하기 위해서 길이를 길게 늘이고 길이 방향을 따라 휘어지는 구조의 헤어-셀 구조로 제작하였다. 외팔보의 구조는 외팔보의 폭 대비 길이의 비가 충분히 클 때, 추가적인 자유도를 얻을 수 있다. 그러므로 헤어-셀 구조의 에너지 수확 소자는 기본적인 길이 방향, 수직방향 그리고 수평방향에 더불어 추가적으로 뒤틀리는 방향을 통해서 3차원적으로 임의의 주변 진동 에너지를 수확하여 전기적인 에너지로 생성시킬 수 있다. 제작된 소자는 높은 종횡비를 갖는 무게 추($500{\times}15{\times}22{\mu}m3$)와 길이 방향으로 길게 휜 압전 외팔보($1000{\times}15{\times}1.7{\mu}m3$)로 구성되어있다. 공정 과정은 다음과 같다. 먼저, 실리콘 웨이퍼 위에 탄성층을 형성하기 위해 LPCVD SiNx를 $0.8{\mu}m$와 LTO $0.2{\mu}m$를 증착 후, 각각 $0.03{\mu}m$과 $0.12{\mu}m$의 두께를 갖는 Ti와 Pt을 하부 전극으로 스퍼터링한다. 그리고 Pb(Zr0.52Ti0.48)O3 박막을 $0.35{\mu}m$ 두께로 졸겔법을 이용하여 증착하고 상부 Pt층을 두께 $0.1{\mu}m$로 순차적으로 스퍼터링하여 형성한다. 상/하부 전극은 ICP(Inductively Coupled Plasma)를 이용해 건식 식각으로 패턴을 형성한다. PZT 층과 무게 추 사이의 보호막을 씌우기 위해 $0.2{\mu}m$의 Si3N4 박막이 PECVD 공정법으로 증착되고, RIE로 패턴을 형성된다. Ti/Au ($0.03/0.35{\mu}m$)이 E-beam으로 증착되고 lift-off를 통해서 패턴을 형성함으로써 전극 본딩을 위한 패드를 만든다. 초반에 형성한 실리콘 웨이퍼 위의 SiNx/LTO 층은 RIE로 외팔보 구조를 형성한다. 이후에 진행될 도금 공정을 위해서 희생층으로는 감광액이 사용되고, 씨드층으로는 Ti/Cu ($0.03/0.15{\mu}m$) 박막이 스퍼터링 된다. 도금 형성층을 위해 감광액을 패턴화하고, Ni0.8Fe0.2 ($22{\mu}m$)층으로 도금함으로써 외팔보 끝에 무게 추를 만든다. 마지막으로, 압전 외팔보 소자는 XeF2 식각법을 통해 제작된다. 제작된 소자는 소자의 여러 층 사이의 고유한 응력 차에 의해 휨 변형이 생긴다. 실험 방법 및 측정 결과: 제작된 소자의 성능을 확인하기 위하여 일정한 가속도 50 m/s2로 3축 방향에 따라 입력 주파수를 변화시키면서 출력 전압을 측정하였다. 먼저, 소자의 기본적인 공진 주파수를 얻기 위하여 수직 방향으로 진동을 인가하여 주파수를 변화시켰다. 그 때에 공진 주파수는 116 Hz를 가지며, 최대 출력 전압은 15 mV로 측정되었다. 3축 방향에서 진동 에너지 수확이 가능하다는 것을 확인하기 위하여 제작된 소자를 길이 방향과 수평 방향으로 가진기에 장착한 후, 기본 공진 주파수에서의 출력 전압을 측정하였다. 진동이 길이방향으로 가해졌을 때에는 33 mV, 수평방향으로 진동이 인가되는 경우에는 10 mV의 최대 출력 전압을 갖는다. 제안하는 소자가 수 mV의 적은 전압은 출력해내더라도 소자는 진동이 인가되는 각도에 영향 받지 않고, 3축 방향에서 진동 에너지를 수확하여 전기에너지로 얻을 수 있다. 결론: 제안된 소자는 3축 방향에서 진동 에너지를 수확할 수 있는 에너지 수확 소자를 제안하였다. 외팔보의 구조를 헤어-셀 구조로 길고 휘어지게 제작함으로써 기본적인 길이 방향, 수직방향 그리고 수평방향에 더불어 추가적으로 뒤틀리는 방향에서 출력 전압을 얻을 수 있다. 미소 전력원으로 실용적인 사용을 위해서 무게추가 더 무거워지고, PZT 박막이 더 두꺼워진다면 소자의 성능이 향상되어 높은 출력 전압을 얻을 수 있을 것이라 기대한다.

• Korean Journal of Materials Research
• /
• v.2 no.4
• /
• pp.285-292
• /
• 1992

Ultrathin(8nm) oxynitride (SiOxNy) film have been formed on Si(100) by rapid thermal processing(RTP) in $O_2$and $N_2$O as reactants. Compared with conventional furnace $O_2$ oxide, the oxynitride dielectrics shows better characteristics of I-V and TDDB, and less flat-band voltage shift. The oxynitride has a behavior of Fowler-Nordheim tunneling in the region of V 〉${\varphi}_0$ simialr to pure Si$O_2$oxide. The relative dielectric constant of oxynitride is higher than that of conventional pure oxide. Excellent diffusion harrier property to dopant(B$F_2$) is also observed. Nitrogen depth profiles by SIMS, AES, and XPS show nitrogen pile - up at Si$O_2$/Si interface, which can explain the improved properties of oxynitride dielectrics.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.305-305
• /
• 2012

빗각 증착은 입사 증기가 기판과 평행하게 입사하지 않고 기울여져 입사하는 코팅 방법으로 박막의 조직을 다양한 형태로 제어할 수 있다. 사전 연구결과에서 빗각으로 코팅된 알루미늄(Al) 박막의 경우 빗각으로 코팅되지 않은 Al 박막보다 반사율, 표면조도, 내식성이 향상되는 결과를 얻었다. 본 연구에서는 빗각 증착과 Al 박막의 Si 함유량이 반사율, 내열, 내식성에 미치는 영향을 비교 분석하였다. 마그네트론 스퍼터링으로 Al과 Al-Si 합금(Al-3 wt%Si, Al-10wt%Si)을 코팅하였다. 기판은 실리콘 웨이퍼와 염수분무시험을 위해 냉간압연강판을 사용하였으며 기판은 진공용기에 장착하기 전 알코올과 아세톤으로 초음파 세척 후 진공용기에서 글로우 방전을 이용하여 청정을 실시하였다. 기판 청정이 끝나면 기판을 $0^{\circ}$, $30^{\circ}$, $45^{\circ}$, $60^{\circ}$의 다양한 빗각으로 고정시켜 다층의 Al과 Al-Si 합금 박막을 코팅하였다. 박막의 조직을 관찰하기 위해 전자현미경을 사용하였으며 Al과 Al-Si 박막이 코팅된 냉간압연강판의 부식 특성을 평가하기 위해서 염수분무시험을 실시하였다. 박막의 치밀도 측정을 위해 Ferroxyl 시험을 실시하여 철과 Ferroxyl 용액이 반응하여 발생하는 파란 반점으로 기공도를 평가하였다. 박막의 내열성 평가를 위해서 대기 전기로를 이용하여 $450^{\circ}C$, $500^{\circ}C$에서 각각 4시간과 8시간 동안 열처리를 실시하여 시편 표면의 색상 변화를 분광광도계와 색차계로 관찰하였다. Al 박막의 Si 함량이 증가할수록 박막의 조직이 치밀해지고 내부식성이 향상되었다. Si이 10 wt% 함유된 박막은$500^{\circ}C$로 8시간 열처리한 후에도 열처리하지 않은 시편과 광택도 비교에서 변화가 크지 않았다. 빗각 $30^{\circ}$에서 코팅한 Si 함량 10 wt%인 박막이 우수한 반사율을 보였으며 염수분무시험에서 216시간이 경과한 후에 적청이 발생하여 우수한 내부식성을 보였다. 따라서 코팅층의 우수한 내부식성과 내열성, 높은 반사율은 다양한 산업분야에 적용이 가능한 우수한 표면처리 소재를 확보할 수 있을 것이라 판단된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.11
• /
• pp.1-8
• /
• 2005

In this paper, we present design and prototyping of a low-cost, integrated multi-functional micro health sensor chip that can be used or embedded in widely consumer devices, such as cell phone and PDA, for monitoring environmental condition including air pressure, temperature and humidity. This research's scope includes basic individual sensor study, architecture for integrating sensors on a chip, fabrication process compatibility and test/evaluation of prototype sensors. The results show that the integrated TPH sensor has good characteristics of ${\pm}\;1\%FS$ of linearity and hysteresis for pressure sensor and temperature sensor and of ${\pm}\;5\%FS$ of linearity and hysteresis But if we use 3rd order approximation for humidity sensor, full scale error becomes much smaller and this will be one of our future study.