• 제목/요약/키워드: 예측기

검색결과 4,947건 처리시간 0.036초

ILP 프로세서에서 데이터 값 예측기의 성능 평가 (The Performance evaluation of Data Value Predictor in ILP Processor)

  • 박희룡;전병찬;이상정
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
    • /
    • pp.21-23
    • /
    • 1998
  • 본 논문에서 ILP (Instruction Level Parallelism)의 성능향상을 위하여 데이터 값들을 미리 예측하여 병렬로 이슈(issue)하고 수행하는 기존의 데이터 값 예측기(data value predictor)를 비교 분석하여 각 예측기의 예측율을 측정하고, 2-단계 데이터 값 예측기(Two-Level Data Value Predictor)와 혼합형 데이터 값 예측기(Hydrid Data Value Predictor)에서 발생되는 aiasing 을 측정하기 위해 수정된 데이터 값 예측기를 사용하여 측정한 결과 aliasing은 50% 감소하였지만 예측율에는 영향을 미치지 못함과 데이터 값 예측기의 예측율을 측정한 결과 혼합형 데이터 값 예측기의 예측율이 2-단계 데이터 값 예측기와 스트라이드 데이터 값 예측기(Stride Data Value Predictor)에서 평균 5.7%, 최근 값 예측기(Last Data Value Predictor)보다는 평균 38%의 예측 정확도가 높음을 입증하였다.

  • PDF

캐쉬 구조의 메모리 공유 패턴 예측기 설계 (The Design of Memory Sharing Pattern Predictors with Cache Structure)

  • 박소연;손영철;신규환;맹승렬;이준원;조정완
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
    • /
    • pp.639-641
    • /
    • 2000
  • 캐쉬를 사용하는 분산 공유 메모리 시스템에서는 캐쉬들 사이의 일관성 유지를 위한 지연 시간이 성능에 큰 영향을 미친다. 최근에는 각 공유 메모리의 일반적인 접근 패턴을 학습하여 일관성 유지의 예측적 수행을 가능하게 하는 메모리 공유 패턴 예측기가 연구되고 있다. 기존의 메모리 공유 패턴 예측기는 패턴 정보를 저장하기 위해서 모든 메모리 블락마다 예측 테이블들을 할당하지만 실제로 성능 향상에 도움을 주는 테이블들은 소수에 불과하다. 본 논문에서는 적은 양의 패턴 저장 공간을 사용하면서 기존의 예측기와 유사한 성능을 낼 수 있는 캐쉬 구조의 메모리 공유 패턴 예측기를 제안한다, 제안된 예측기에서는 좋은 성능을 내는 예측 테이블들을 선택적으로 저장하게 하는 효율적인 테이블 교체 기법이 요구된다. 본 논문에서는 LRU 교체 기법을 캐쉬 구조의 예측기에 적용시켰을 때의 문제점을 분석하고 제안된 예측기의 특성에 적합한 테이블 교체 기법을 제안한다.

  • PDF

고차 예측기와 지연 결정을 이용한 ADM 부호화기의 성능 개선 (On Performance Improvement of Adaptive Delta Modulation Using High-Order Prediction and Delayed-Decision)

  • 조동호;은종관
    • 한국음향학회지
    • /
    • 제9권6호
    • /
    • pp.5-13
    • /
    • 1990
  • 본 논문에서는 16Kbps 및 32 Kbps 전송속도에서 ADM의 음질을 개선하기 위하여 두 가지 방 식을 적용한다. 첫째로, 고차 예측기 또는 적응 예측기를 ADM에 활용한다. ADM의 경우에 2차 또는 3 차 예측기를 사용하면 16Kbps 전송속도에서는 별로 개선이 없지만 32Kbps 전송속도에서는 SQNR\sub SEG\척도로 약 3-4dB의 상당한 이득이 얻어진다. 또한 ADM에 적응 예측기를 활용하면 최대 성능은 SZNR\sub SEG\ dir 2dB 정도 개선되지만 양자화 잡음의 축적 때문에 동작 범위가 매우 좁아진다. 둘 째로, 지연 결정 방식을 ADM에 이용한다. 지연 결정 방식을 2차 예측기를 갖고 있는 ADM에 적용하면 약 2dB 정도 개선되지만 양자화 잡음의 축적 때문에 동작 범위가 매우 좁아진다. 둘째로 지연 결정 방 식을 ADM 에 이용한다. 지연 결정 방식을 2차 예측기를 갖고 있는 ADM에 적용하면 1차 예측기를 갖 고 있는 ADMDP 적용했을 때 보다 16또는 32Kbps일 때 SQNR\sub SEG\척도로 재래의 ADM 보다 약 5dB 정도의 성능 개선이 얻어진다.

  • PDF

슈퍼스칼라 프로세서에서 동적 분류 능력을 갖는 혼합형 데이타 값 예측기의 설계 (Design of a Hybrid Data Value Predictor with Dynamic Classification Capability in Superscalar Processors)

  • 박희룡;이상정
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제27권8호
    • /
    • pp.741-751
    • /
    • 2000
  • 슈퍼스칼라 프로세서에서 명령어 수준 병렬성(Instruction Level Parallelism)을 적극적으로 활용하기 위해서는 명령들 사이에 존재하는 제어 종속관계 및 데이타 종속관계를 극복하는 것이 필수적이다. 데이타 값 예측은 하나의 명령 결과가 생성되기 전에 미리 결과 값을 예측하고 이 예측된 결과를 사용하여 데이타 종속관계가 있는 명령들을 투기적으로 실행(speculative execution)하는 기법이다. 본 논문에서는 동적 분류 능력을 갖는 혼합형 데이타 값 예측기를 제안한다. 제안된 예측기는 최근 값 예측기, 스트라이드 예측기 및 2 단계 예측기를 결합한 혼합형으로 구성되며, 예측되는 명령은 하드웨어에 의한 동적 분류에 의해 각 예측기로 할당된다. 각 명령들의 특성에 따라 각 예측기로 실행 시에 동적 분류됨으로써 각 예측기는 기존의 혼합형 방식보다도 더욱 효과적으로 활용될 수 있다. 제안된 방식의 타당성 검증을 위해 실행구동방식(execution-driven) 시뮬레이터를 사용하여 SPECint95 벤치마크를 시뮬레이션하여 비교한다. 실험 결과 Instruction Per Cycle 비교실험에서 2 단계 예측기 보다 0.36, 혼합형 예측기 보다 0.0l8의 성능을 보였고, 제안된 방식이 기존의 혼합형 방식보다 예측 정확도가 평균 16%가 향상되었고, 하드웨어 비용을 측정한 결과 45%의 감소효과를 얻었다.

  • PDF

슈퍼스칼라 프로세서에서 값 예측기의 성능평가 (A Performance Evaluation of Value Predictors in a Superscalar Processor)

  • 전병찬;박희룡;이상정
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
    • /
    • pp.10-12
    • /
    • 2001
  • 와이드 이슈 슈퍼스칼라 프로세서에서 값 예측기는 한 명령어의 결과를 미리 예측하여 명령들 간의 데이터 종속관계를 극복하고 실행함으로써 명령어 수준 병렬성(Instruction Level Parallesim ILP)을 향상시키는 기법이다. 본 논문에서는 명령어 수준 병렬성을 이용하여 성능을 향상시키기 위하여 데이터 값을 미리 예측하여 병렬로 이슈하고 수행하는 값 예측기의 성능을 비교분석 한다. 먼저 값 예측기 종류별로 성능을 측정한다 그리고 테이블의 갱신시점, 트레이스 캐시 유무 및 명령윈도우 크기에 따른 값 예측기의 성능영향을 평가분석 한다. 성능분석 결과 최근 값 예측기가 간소한 하드웨어 구성에도 불구하고 우수한 성능을 보였다. 그리고 예측테이블 갱신시점과 트레이스캐시의 사용이 값 예측기의 성능향상에 영향을 주었다.

  • PDF

슈퍼스칼라 프로세서에서 스트라이드 값 예측기의 모험적 갱신 (Speculative Update of a Stride Value Predictor in Superscalar Processors)

  • 전병찬;박희룡;이상정
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
    • /
    • pp.13-15
    • /
    • 2001
  • 슈퍼스칼라 프로세서에서 값 예측기는 한 명령어의 결과를 미리 예측하여 명령들 간의 데이터 종속관계를 극복하고 실행함으로써 명령어 수준 병렬성 (Instruction Level Parallesim, ILP)을 향상시키는 기법이다. 최근의 값 예측기는 프로세서의 명령 이슈율이 커짐에 따라 예측 테이블의 갱신이 테이블의 참조 속도를 따라가지 못하여 예측기의 성능이 저하되는 경향이 있다. 본 논문에서는 이러한 성능저하를 줄이기 위해 명령의 결과가 나올 때까지 기다리지 않고 테이블 값을 모험적으로 갱신(speculative update)하는 스트라이드 값 예측기를 제안한다. 제안된 방식의 타당성을 검증하기 위해 SimpleScalar 시뮬레이터 상에 제안된 예측기를 구현하여 SPECint95 벤치마트를 시뮬레이션하고 제안된 스트라이드 모험적 갱신(stride speculative update)이 기존의 스트라이드 예측기 보다 성능이 향상됨을 보인다.

H.264/AVC 복호기를 위한 고성능 연산처리 인트라 예측기 설계 (A Design of High Performance Operation Intra Predictor for H.264/AVC Decoder)

  • 김선철;류광기
    • 한국정보통신학회논문지
    • /
    • 제16권11호
    • /
    • pp.2503-2510
    • /
    • 2012
  • 본 논문에서는 H.264/AVC 복호기를 위한 고성능 연산처리 인트라 예측기를 제안한다. 기존의 인트라 예측기는 $4{\times}4$블록에 적용되는 17개의 예측모드를 효율적으로 연산하기 위해 공통 연산기를 사용하였다. 하지만 기존의 공통 연산기는 한 픽셀에 적용되는 연산 수식을 분석하여 설계되었기 때문에, 16개 픽셀의 $4{\times}4$ 블록을 연산하기 위해 4개의 공통 연산기를 사용하며 4 사이클을 소요한다. 본 논문에서는 병렬 연산을 위한 T3(Three Type Transform) 연산기를 제안한다. 제안하는 T3 연산기는 17개의 인트라 예측 모드를 3가지 형태로 나누어, $4{\times}4$ 블록의 16개 픽셀에 적용되는 연산 수식을 한 사이클에 처리한다. 제안하는 인트라 예측기와 기존의 인트라 예측기의 예측 수행 사이클을 각 모드 별로 비교한 결과, 제안하는 인트라 예측기가 평균 58.95%의 향상된 결과를 얻었다.

내장형 프로세서를 위한 저전력 분기 예측기 설계 기법 (A Power-aware Branch Predictor for Embedded Processors)

  • 김철홍;송성근
    • 정보처리학회논문지A
    • /
    • 제14A권6호
    • /
    • pp.347-356
    • /
    • 2007
  • 프로세서의 파이프라인 길이가 점차 길어지고 한 사이클에 이슈되는 명령어의 수가 증가함에 따라, 분기 예측기의 정확도는 프로세서의 성능에 상당한 영향을 미치게 되었다. 또한, 내장형 프로세서를 설계하는데 있어서는 전력 효율성이 가장 중요한 설계 고려 사항 중 하나가 되었다. 그러므로, 내장형 프로세서의 분기 예측기를 설계할 때에는 성능과 전력 효율성이 함께 고려되어야 한다. 본 논문에서는 gshare 분기 예측기가 적용된 내장형 프로세서에서 선택적인 BTB (Branch Target Buffer) 접근을 가능하게 하는 저전력 분기 예측기를 제안하고자 한다. 제안하는 분기 예측기 내에서 BTB는 직전 명령어가 테이큰 (Taken) 분기로 예측되지 않는 경우에는, PHT (Pattern History Table)의 예측 결과가 테이큰인 경우에만 접근된다. PHT의 예측 결과가 테이큰인 분기 명령어의 경우에만 다음에 인출될 명령어의 주소를 BTB 접근을 통해 얻은 주소로 결정하기 때문이다. 물론, 이와 같은 선택적인 BTB 접근으로 인하여 성능 저하가 발생하는 것을 방지하기 위해 직전 명령어가 테이큰분기로 예측된 경우에는 PHT의 예측 결과에 관계없이 BTB는 항상 접근된다. 선택적인 BTB 접근을 하기 위해, 제안하는 분기 예측기 내의 PHT는 기존 분기 예측기의 PHT와 비교하여 1 사이클 일찍 접근되도록 구현한다. 1 사이클 빠른 접근을 위해 제안하는 PHT는 한 번의 접근을 통해 두 개의 예측 결과를 동시에 얻어오게 구현하고, 이를 통해 PHT의 접근 횟수도 줄임으로써 분기 예측기의 전력 소모를 줄이는 효과 또한 얻게 된다. 제안하는 분기 예측기는 하드웨어 오버헤드나 예측 정확도의 감소 없이 전력 소모를 줄일 수 있다는 장점을 가진다. 실험 결과에 따르면, 제안하는 분기 예측기는 기존의 분기 예측기와 비교하여 $35{\sim}48%$의 전력 소모를 줄이는 결과를 보인다.

이동 로봇의 경로 추종을 위한 웨이블릿 신경 회로망 기반 예측 구어 시스템의 설계 (Design of Wavelet Neural Network Based Predictive Control System for the Path Tracking of Mobile Robots)

  • 송용태;박진배;최윤호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 하계학술대회 논문집 D
    • /
    • pp.2329-2331
    • /
    • 2004
  • 본 논문에서는 이동 로봇의 경로 추종 제어를 위해 웨이블릿 신경 회로망에 기반한 예측 제어기의 설계 방법을 제안하고자 한다. 제안한 방법에 의해 설계된 제어기는 이동 로봇의 동특성을 예측하기 위한 웨이블릿 신경회로망 기반 예측기와 예측 제어기로 구성된다. 제안한 방법에서 모델링 및 제어기로 적용되는 신경 회로망의 장점과 우수한 해석 능력을 가진 웨이블릿 변환의 장점을 결합한 웨이블릿 신경 회로망을 이용하여 이동 로븟의 동특성을 모델링하여 예측 제어기에서의 비용 함수 최소화에 적용한다. 경로 추종 제어의 목적인 이동 로봇의 실제 출력과 예측기의 출력 오차를 최소화하기 위해 웨이블릿 신경 회로망의 파라미터 동정 및 예측 제어기는 경사 하강법을 이용하여 학습한다. 마지막으로 컴퓨터 모의 실험을 통하여 제안한 예측 제어 시스템의 적용가능성 및 효율성을 검증하고자 한다.

  • PDF

H.264/AVC 복호기를 위한 효율적인 인트라 예측기 하드웨어 구조 (The Hardware Architecture of Efficient Intra Predictor for H.264/AVC Decoder)

  • 김옥;류광기
    • 대한전자공학회논문지SD
    • /
    • 제47권5호
    • /
    • pp.24-30
    • /
    • 2010
  • 본 논문에서는 H.264/AVC에서 압축 성능을 높이기 위해 사용된 기법중 하나인 인트라 예측에 대해 기술하고 인트라 예측 모드 연산을 효율적으로 수행하기 위한 인트라 예측기의 구조를 제안한다. 제안하는 인트라 예측기는 공통 연산기, 전처리 연산기, 인트라 예측 컨트롤러, 내부 메모리, 레지스터 컨트롤러로 구성된다. 공통 연산기와 전처리 연산기를 사용하여 연산량을 줄이고, 내부 메모리와 레지스터를 사용하여 외부 메모리와의 접근을 최소화 하였다. 제안한 인트라 예측기는 Verilog-HDL을 이용하여 설계하였으며, YUV 파일을 부호화 한 테스트 벡터를 이용하여 검증하였다. 설계된 인트라 예측기는 주로 핸드폰과 같은 휴대용 단말기에 사용하는 베이스라인 프로파일에 속하며 영상크기는 $176{\times}144$ 픽셀이다. 제안한 인트라 예측기의 예측 수행 사이클의 비교 분석 결과 기존에 비해 평균 약 60%의 향상된 결과를 얻었다.