• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.313-318
• /
• 1995

비정질실리콘의 고상결정화 및 다결정실리콘의 열상화를 포함한 고온공정으로 제작한 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 연구하였다. 제작된 소자의 전계효과이동도는 60$ extrm{cm}^2$/V.s 이상, 서브트레시홀드 수윙은 0.65 V/decade 이하로 전기적 특성이 매우 우수하다. 그러나, 소자의 문턱전압이 음게이트전압으로 크게 치우쳐 있으며 n-채널과 p-채널 소자간의 서브트레시홀드 특성이 크게 다르다. 열성장된 게이트 산화막을 가진 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 다결정실리콘 활성층내의 트랩과, 게이트산화막과 다결정실리콘 사이의 계면 고정전하를 이용하여 모델링하였다. 시뮬레이션을 통하여 제안된 다결정실리콘의 트랩모델이 실험결과를 잘 설명할 수 있음을 확인하였다.

• Proceedings of the KSME Conference
• /
• 2004.04a
• /
• pp.415-419
• /
• 2004

Thermal barrier systems are susceptible to instability of the thermally grown oxide(TGO) at the interface between the bond coat(BC) and the thermal barrier coating(TBC). The instabilities have been linked to thermal cycling and initial geometrical imperfections, as well as to misfit strains due to oxide growth and expansion misfit. In this work, deformation of TGO near a surface groove due to thermal cycling has been observed at high temperatures, $1100^{circ}C$, $1150^{circ}C$, $1200^{circ}C$. The effect of peak temperature and the thickness of substrate are presented.

• Proceedings of the KSME Conference
• /
• 2007.05a
• /
• pp.11-16
• /
• 2007

The existence of grooves on the surface of bond coat has significant effect on the instability of thermal barrier system. In this work, the thermal-mechanical fatigue experiments were performed under various thermal and mechanical loads for FeCralloy specimens with and without yttrium dopant to observe the deformation of surface grooves. The effect of temperature, fatigue load and the ratio of curvature on the deformation of grooves were investigated. As the results, it has been found that the higher load level and the higher curvature ratio induces the larger deformation near the grooves. However, the addition of yittrium dopant induces the adverse results.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.31 no.6 s.261
• /
• pp.665-670
• /
• 2007

Alpha-phase alumina TGO(Thermally Grown Oxide) forms on the interface between zirconia top coat and bond coat of thermal barrier coating system for superalloys during exposure to high temperature over $1000^{\circ}C$. It is known to provide a good protection against hot corrosion and to cause surface failure such as rumpling and cracking due to difference in thermal expansion coefficient from the substrate metal and the lateral growth. Consequently, mechanical properties of the alumina TGO at the high temperature are the key parameters determining the integrity of TBC system. In this work, by using Fecralloy foils as the alumina forming substrate, creep tests and tensile tests have been performed with various TGO thicknesses$(h=0{\sim}4{\mu}m)$ and yttrium contents(0, 200ppm) at $1200^{\circ}C$. Displacement-time curves and load-displacement curves for each TGO thickness(h=1,2,..) were measured from the creep and tensile tests, respectively, and compared with the curves without TGO thickness(h=0). As the result, the intrinsic tensile and creep properties of TGO itself were determined.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.