• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.23 no.4
• /
• pp.1024-1034
• /
• 1998

Most public cryptosystem widely used in communication network are based on the exponentiation-arithmetic. But, cryptosystem has to use bigger and bigger key parameter to attain an adequate level of security. This situation increases both computation and time delay. Montgomery, yang and Kawamura presented a method by using the pre-computation, intermediately computing and table look-up on modular reduction. Coster, Brickel and Lee persented also a method by using the pre-computation on exponentiation. This paper propose to reduce computation of exponentiation with spare prime. This method is to enhance computation efficiency in cryptosystem used discrete logarithms.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.875-878
• /
• 2015

In this paper, we propose an intra prediction hardware architecture with less processing time, computations and reduced hardware area for a high performance HEVC encoder. The proposed intra prediction hardware architecture uses common operation units to reduce computational complexity and uses $4{\times}4$ block unit to reduce hardware area. In order to reduce operation time, common operation unit uses one operation unit to generate predicted pixels and filtered pixels in all prediction modes. Intra prediction hardware architecture introduces the $4{\times}4$ PU design processing to reduce the hardware area and uses intemal registers to support $32{\times}32$ PU processmg. The proposed hardware architecture uses ten common operation units which can reduce execution cycles of intra prediction. The proposed Intra prediction hardware architecture is designed using Verilog HDL(Hardware Description Language), and has a total of 41.5k gates in TSMC $0.13{\mu}m$ CMOS standard cell library. At 150MHz, it can support 4K UHD video encoding at 30fps in real time, and operates at a maximum of 200MHz.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.432-434
• /
• 2010

움직임 추정(ME)은 동영상 압축에서 영상 화질과 인코더 속도에 대하여 중요한 역할을 하지만, 많은 수의 메모리 접근과 연산량이 발생한다. 기존의 움직임 추정 방법은 현재 프레임의 블록을 참조 프레임의 검색범위 내의 블록과 매칭하여 움직임 차이를 계산하여 움직인 위치를 추정하게 된다. H.264와 같은 최근의 압축 표준에서는 1/4화소 단위까지 움직임 예측을함으로써 영상 데이터 압축의 효율을 높일 수 있으나, 많은 양의 메모리 접근과 연산의 복잡도가 크게 증가하게 된다. 본 논문에서는 메모리 접근 횟수를 감소시키기 위하여 SAR(Search Area Reuse)알고리즘을 사용하여, 참조 프레임의 블록을 현재 프레임의 블록과 매칭하여 움직임 예측하는 방법을 제안한다. 본 논문에서 제안하고 있는 아키텍쳐는 현재프레임의 검색범위 내에 있는 데이타를 재사용함으로서 메모리 액세스를 줄일 수 있으며, 참조프레임의 한 블록당 1/4화소 단위까지의 연산을 한 번만 하게 되므로 메모리 접근 횟수 감소와 함께 연산의 복잡도도 줄일 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.49-51
• /
• 2005

시간의 흐름에 따라 그 위치가 빈번히 변화하는 이동 객체의 특성으로 인해 실시간으로 증가하는 이동객체의 연산 정보를 효과적으로 관리할 수 있는 효율적인 연산 기법이 요구된다. 따라서 본 논문에서는 이동 객체의 시공간 연산을 위해 기존에 제안되었던 HR 트리의 성능을 개선시킬 수 있는 확장된 HR-트리(Extended HR-Tree : EHR-Tree)를 제안한다. 기존의 HR 트리는 삽입, 삭제, 갱신과 같은 연산이 빈번한 경우에 단말 노드 및 비단말 노드를 새로 생성해야 함으로 인하여 성능이 떨어지고, 공간의 낭비가 있게 된다. 이 문제를 해결하기 위해 본 논문에서 제안하는 EHR-트리는 연산이 발생할 때마다 새로운 HR-트리를 생성하는 것이 아니라 시간 구간을 두어서 새로 발생한 연산이 같은 시간 구간에 있을 경우 그 단위시간에 생성된 HR-트리에 그대로 삽입, 삭제, 갱신과 같은 연산을 수행하게 된다. 따라서 기존 HR-트리에서 단말 노드 및 비단말 노드를 새로 생성해야함으로 발생되던 많은 저장 공간 요구를 감소시킴으로, 즉 전체 연산 크기를 작게 하여 디스크 I/O수를 감소시킴으로써, 시공간 질의의 처리 속도를 향상시켜 효율적인 질의가 가능하도록 한다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2002.11a
• /
• pp.84-87
• /
• 2002

최근 정보보호의 중요성이 커짐에 따라 암호이론에 대한 관심이 증가되고 있다. 이 중 Galois 체 GF(2$^{m}$ )은 대부분의 암호시스템에서 사용되며, 특히 공개키 기반 암호시스템에서 주로 사용된다. 이들 암호시스템에서는 GF(2$^{m}$ )에서 정의된 연산, 즉 덧셈, 뺄셈, 곱셈 및 곱셈 역원 연산을 기반으로 구축되므로, 이들 연산을 고속으로 계산하는 것이 중요하다. 이들 연산 중에서 곱셈 역원이 가장 time-consuming하다. Fermat의 정리를 기반으로 하고, GF(2$^{m}$ )에서 정규기저를 사용해서 곱셈 역원을 고속으로 계산하기 위해서는 곱셈 횟수를 감소시키는 것이 가장 중요하며, 이와 관련된 방법들이 많이 제안되어 왔다. 이 중 Itoh와 Tsujii가 제안한 방법[2]은 곱셈 횟수를 O(log m)까지 감소시켰다. 본 논문에서는 Itoh와 Tsujii가 제안한 방법을 이용해서, m=2$^n$인 경우에 곱셈 역원을 고속으로 계산하는 방법을 제안한다. 본 논문의 방법은 필요한 곱셈 횟수가 Itoh와 Tsujii가 제안한 방법 보다 적으며, m-1의 분해가 기존의 방법보다 간단하다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.19 no.4
• /
• pp.161-166
• /
• 2018

In this paper, we propose a method for the random selection of pooling operations for the regularization and reduction of cross validation in convolutional neural networks. The pooling operation in convolutional neural networks is used to reduce the size of the feature map and for its shift invariant properties. In the existing pooling method, one pooling operation is applied in each pooling layer. Because this method fixes the convolution network, the network suffers from overfitting, which means that it excessively fits the models to the training samples. In addition, to find the best combination of pooling operations to maximize the performance, cross validation must be performed. To solve these problems, we introduce the probability concept into the pooling layers. The proposed method does not select one pooling operation in each pooling layer. Instead, we randomly select one pooling operation among multiple pooling operations in each pooling region during training, and for testing purposes, we use probabilistic weighting to produce the expected output. The proposed method can be seen as a technique in which many networks are approximately averaged using a different pooling operation in each pooling region. Therefore, this method avoids the overfitting problem, as well as reducing the amount of cross validation. The experimental results show that the proposed method can achieve better generalization performance and reduce the need for cross validation.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.8
• /
• pp.1497-1504
• /
• 2009

This Paper Propose a method to reduce the calculation time in JPEG2000. That is, if a coefficient is estimate a upper-level subband and its descendents skip the scan process. There is a trade-off relationship between the calculation time and the image quality or the amount of output data, the calculation time and the amount of output data decreases, but the image degradation increases. The experimental results showed that in calculation time was 35% in average, which means that ls ge ses. The ein calculation time and output data can be obtls ed with a cost of an acceptlble image quality degradation.

• Journal of IKEEE
• /
• v.25 no.1
• /
• pp.10-14
• /
• 2021

This paper presents a hardware that improves the complexity of the CIE1931 color coordinate algorithm operation. The conventional algorithm has disadvantage of growing hardware due to 4-Split Multiply operations used to calculate large bits in the computation process. But the proposed algorithm pre-calculates the defined R2X, X2R Matrix operations of the conventional algorithm and makes them a matrix. By applying the matrix to the images and improving the color, it is possible to reduce the amount of computation and hardware size. By comparing the results of Xilinx synthesis of hardware designed with Verilog, we can check the performance for real-time processing in 4K environments with reduced hardware resources. Furthermore, this paper validates the hardware mount behavior by presenting the execution results of the FPGA board.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.101-104
• /
• 2004

음성속도변환(TSM : Time Scaling Modification) 알고리즘은 시간축에서 음성 신호의 속도를 변환할 수 있는 방식이다. 이러한, 방법으로는 OLA(Overlap Add), SOLA (Synchronized Overlap Add) 알고리즘 등이 연구 되어 왔다. 2 가지 방식 중에도 동기화를 시켜 overlap 을 시키는 SOLA 알고리즘이 OLA 방법에 비해 음질이 우수하다. 본 논문에서는 TMS320C5416 DSP 에 계산량이 감소된 SOLA 알고리즘을 실시간 구현하였다. 기존의 SOLA 알고리즘에서 동기화를 위해 사용하고 있는 cross-correlation 함수는 곱셈연산에서 발생하는 bit 의 dynamic range 가 커서 나눗셈 연산에서도 과도한 연산량을 필요로 한다. 따라서 이러한 계산량의 감소를 위해 기존의 cross-correlation 함수가 대신 더하기와 빼기의 연산으로 수행되는 NAMDF 함수를 사용하여 계산량을 줄였다. 제안한 방법을 SOLA 알고리즘에 적용하여 성능 평가를 실시하였다. TMS320C5416 DSP 에 실시간으로 실험한 결과 NAMDF 함수를 사용하였을 경우 음질의 저하가 거의 없었으며, 계산량을 기존의 cross-correlation 방식에 비해 6.22MIPS 가까이 감소시킬 수 있었다.

• The Journal of the Acoustical Society of Korea
• /
• v.22 no.6
• /
• pp.452-456
• /
• 2003

We discuss how to reduce the number of inverse matrix and its dimensions requested in MLLR framework for speaker adaptation. To find a smaller set of variables with less redundancy, we adapt PCA (principal component analysis) and ICA (independent component analysis) that would give as good a representation as possible. The amount of additional computation when PCA or ICA is applied is as small as it can be disregarded. 10 components for ICA and 12 components for PCA represent similar performance with 36 components for ordinary MLLR framework. If dimension of SI model parameter is n, the amount of computation of inverse matrix in MLLR is proportioned to O(n⁴). So, compared with ordinary MLLR, the amount of total computation requested in speaker adaptation is reduced by about 1/81 in MLLR with PCA and 1/167 in MLLR with ICA.