• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.10 no.11
• /
• pp.3080-3086
• /
• 2009

We have analyzed the output characteristics of a LGP with pyramid shaped pattern by using a 3-D simulation tool. The influences on the LGP output of various parameters such as the pattern shape, pattern occupation ratio, pattern size, and etching angle were investigated. Comparing the pyramid shaped pattern with hemispherical patterns, little difference was observed. And, it was proved that the pattern occupation ratio and etching angle have relatively large effects on LGP output characteristics, while the pattern size has no effect. Therefore, we can improve the LGP characteristics by optimizing pattern structure and distribution.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.398-398
• /
• 2011

텍스처링은 입사된 태양빛을 산란시켜 보다 많은 포톤이 흡수층에 흡수하도록 하여 태양전지의 효율이 증대되기 때문에 텍스처링과 관련된 다양한 연구가 진행되고 있다. 본 연구에서는 ICP 플라즈마 장치를 이용하여 바이어스 유무에 따른 유리기판에 텍스처링을 진행하였다. 텍스처링 된 유리기판에 Boron이 도핑된 ZnO 박막을 MOCVD로 증착하여 각 투명전극의 광학적 특성을 분석하였다. 또한 투명전극이 증착된 기판에 박막실리콘 태양전지를 제작하여 텍스처링 특성에 따른 태양전지 특성을 분석하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1997.10a
• /
• pp.935-938
• /
• 1997

Recently, the minimum line width shows a tendency to decrease and the multi-level increase in semiconductor. Therefore, a planarization technique is needed and chemical mechanical polishing(CMP) is considered as one of the most suitable process. CMP accomplishes a high polishing performance and a global planarization of high quality. But there are several defects in CMP such as micro-scratches, abrasive contaminations, and non-uniformity of polished wafer edges. Wet etching include of Spin-etching can improve he defects of CMP. It uses abrasive-free chemical solution instead of slurry. On this study, ILD(INterlayer-Dielectric) was removed by CMP and wet-etching methods in order to investigate the superiority of wet etching mechanism. In the thin film wafer, the results were evaluated at a viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU). And pattern step height was also compared for planarization characteristics of the patterned wafer.

• Journal of the Semiconductor & Display Technology
• /
• v.10 no.4
• /
• pp.31-35
• /
• 2011

For high efficiency of Si-cells, Si wafers were textured by the KOH and NaOH etching solution to decreas the reflectance at surfaces of the cells. The textured surfaces were shown various types such as isotropic and anisotropic depending on the etching solution. The reflectance at sample of an anisotropic form with pyramid type was lower than that of isotropic form. The surface with isotropic form of general tiny circles on the surface increased the efficiency, however, the reflectance of it was increased. The efficiency was increased on surface with low roughness.

• Electrical & Electronic Materials
• /
• v.7 no.5
• /
• pp.425-429
• /
• 1994

In this paper, we study on the plasma polymerized styrene as a negative electron-beam resist. Plasma polymerized thin film was prepared using an interelectrode inductively coupled gas-flow type reactor. We show that polymerization parameters of thin film affect sensitivity and etching resistance of the resist. Molecular weight distribution of plasma polymerized styrene is 1.41-3.93, and deposition rates of that are 32-383[.angs./min] with discharge power. Swelling and etching resistance becomes . more improved with increasing discharge power during plasma polymerization. Etch rate by RIE is higher than that by plasma etching.

• Proceedings of the Korean Ceranic Society Conference
• /
• 2003.10a
• /
• pp.142.1-142
• /
• 2003

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2013.05a
• /
• pp.187-187
• /
• 2013

알루미늄 표면에 산/알칼리 에칭법을 이용하여 복합구조를 형성시키고 소수성 물질을 코팅한 후 접촉각과 구름각을 측정하여 초발수 특성을 확인하였다. 표면의 복합구조는 전자현미경을 이용하여 정밀하게 관찰되었고 표면의 구조 및 잔류물에 따른 초발수 특성의 변화를 관찰하였다. 이는 향후 다양한 기능성 코팅 소재 분야에 유용하게 적용될 수 있을 것으로 기대된다.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.412-416
• /
• 2017

CMOS device에서 off leakage current로 인한 power dissipation 문제는 미래 소자에 주어진 주요한 과제이다. Nanowire FET은 이러한 문제를 해결할 주요 미래소자로 각광받고있다. 하지만 nanowire FET을 공정할 때 채널 에칭을 완벽한 원형 구조로 가지는 것이 어렵기 때문에 타원형으로 시뮬레이션을 진행해 볼 필요성이 있다. 본 논문에서는 nanowire의 aspect ratio, crystal orientation의 변화에 따른 nanowire FET의 전압-전류 특성 및 transport 특성을 관찰하는 연구를 진행하였다. 시뮬레이션 결과, [100] 방향은 완벽한 원형구조에서 최적인 반면에 [110] 방향은 타원형으로 모델링함에 있어서 장점이 있는 것으로 나타났다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.655-655
• /
• 2013

그래핀은 높은 전자 이동도, 열전도도, 기계적 강도, 유연성 등의 고유한 특성으로 다양한 분야에 응용하기 위한 연구가 수행되고 있으며, 특히 전자 소자에의 적용에 관한 연구가 활발히 이루어지고 있다. 전자 소자에 적용하기 위해서는 성장 및 물성에 관한 규명, 응용 소자에 따른 특성 평가가 필요하다. 이러한 소자 특성은 그래핀 물성에 의한 영향이 기본적이지만 에칭, 전사 등의 공정 중 발생하는 오염, 표면 특성, 잔여물 등에 의한 물성 변화 또한 분석 및 제어에 관한 연구가 필요하다. 열화학증착법(thermal chemical vapor deposition)을 이용한 그래핀 합성은 구리 기판을 사용하며, 합성된 그래핀의 에칭, 박리 및 전사 공정이 있다. 이러한 공정 중 발생하는 오염 입자가 그래핀 표면에 흡착되거나, 제거되지 않은 PMMA 잔여물이 그래핀의 특성에 영향을 미치게 된다. 따라서 본 연구에서는 $CO_2$ 클러스터의 표면 충돌을 이용하여 이러한 오염 물질 및 잔여물을 제거하고 그래핀 표면을 평탄화하는 것에 관한 연구를 수행하였다. 가스 클러스터란 작동기체의 분자가 수십에서 수백 개 뭉쳐 있는 형태를 뜻하며 이렇게 형성된 클러스터는 수 nm 크기를 형성하게 된다. 그리고 짧은 시간의 응축에 의해 수십 nm 크기 까지 성장 하게 된다. 클러스터를 이용한 표면 처리는 충돌에 의한 제거에 기반 한다. 따라서 생성 및 가속되는 클러스터로부터 대상으로 전달되는 운동량의 정도가 세정 특성에 영향을 미치며 이는 생성되는 클러스터의 크기에 종속적이다. 생성 클러스터의 크기 분포는 분사거리, 유량, 분사 각도, 노즐 냉각 온도 등의 변수에 관한 함수이다. 본 연구에서는 이러한 변수들을 제어하여 클러스터를 이용한 그래핀 표면 처리 실험을 수행하였다. 평가는 클러스터 표면 처리 전과 후의 특성 비교에 기반 하였으며, 광학 현미경을 이용한 표면 형상 측정, 라만분광 분석, AFM을 이용한 표면 조도 측정, 그래핀 면저항 측정 결과를 비교하였다. 평가 결과를 통하여 표면 처리를 하지 않은 그래핀에 비하여 면저항과 표면 조도가 낮아지는 것을 확인 할 수 있었다. 또한 클러스터 세정은 300 mm 웨이퍼 크기 이상의 대면적을 짧은 시간에 건식으로 세정할 수 있다는 장점이 있어 향후 최적화를 통해 그래핀 양산 시 특성 향상을 위한 후처리 방법으로 사용될 수 있음을 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.183-183
• /
• 2009

OLED소자의 양극재료로써 현재는 산화인듐주석(ITO : indium tin oxide) 박막이 널리 이용되고 있다. 그러나 낮은 전기 비저항과 높은 투과도를 갖는 ITO 박막을 얻기 위해서는 $300^{\circ}C$ 이상의 고온에서 성막되어야 하며, 원료 물질인 인듐의 수급량 부족으로 인한 문제점과 독성, 저온증착의 어려움, 스퍼터링 시 음이온 충격에 의한 막 손상으로 저항의 증가의 문제점이 있고, 또한 유기발광소자의 투명전극으로 쓰일 경우에 유기물과의 계면 부적합성, 액정디스플레이의 투명전극으로 사용될 경우에 $400^{\circ}C$정도의 놓은 온도와 수소 플라즈마 분위기에서 장시간 노출 시 열화로 인한 광학적 특성변화가 문제가 된다. 이러한 문제점을 지닌 ITO 박막을 대체할 수 있는 물질로 산화 인듐아연(lZO) 박막이 많은 각광을 받고 있다. IZO(Indium Zinc Oxide) 박막은 저온 ($100^{\circ}C$ 이상)에서 증착이 가능하고 추가적인 열처리 없이도 가시광 영역에서 90% 이상의 광 투과도와 ${\sim}10^{-4}{\Omega}cm$ 이하의 낳은 전기 비저항을 갖는 것으로 알려져 있다. 이러한 IZO박막은 성막 후 고온의 열처리 과정이 필요 없기 때문에 폴리카보네이트와 같은 유기물 기판을 사용하여 제작 가능한 유연한 평판형 표시 소자의 제작에도 적용될 수 있다. IZO(Indium Zinc Oxide) 박막은 상온 공정에서도 우수한 전기적, 광학적, 표면 특성을 나타낼 뿐만 아니라 양극재료로써 높은 일함수를 가지고 있어 고효율의 유기 발광 소자를 구현하는데 유리한 재료라 판단된다. 본 연구에서는 TCO 박막의 면 저항과 표면 거칠기가 OLED 소자의 성능에 미치는 영향을 조사하였다. R.F Magnetron Sputtering을 이용하여 투명 전도막을 성막 형성 하였으며, 기판온도와 증착과정에서 주입되는 산소, 수소의 유랑 변화가 박막의 구조적, 전기적 특성에 어떠한 영향 미치는 것인가를 자세히 규명하였다 ITO 와 IZO박막은 챔버 내 다양한 가스 분위기(Ar, $Ar+O_2$ and $Ar+H_2$) 에서 R.F Magnetron Sputtering 방법으로 증착했다. TCO박막의 구조적인 이해를 돕기 위해서 X-ray diffraction 과 FESEM으로 분석했다. 광학적 투과도와 박막의 두께는 Ultraviolet Spectrophotometer(Varian, cary-500)와 Surface profile mersurement system으로 각각 측정하였다. 면저항, charge carrier농도, 그리고 TCO박막의 이동성과 길은 전기적특성은 Four-point probe와 Hall Effect Measurement(HMS-3000)로 각각 측정한다. TCO 박막의 표면 거칠기에 따른 OLED소자의 성능분석 측면에서는 TCO 박막의 표면 거칠기 조절을 위해 photo lithography 공정을 사용하여 TCO 박막을 에칭 하였다. 미세사이즈 패턴 마스크가 사용되고 에칭의 깊이는 에칭시간에 따라 조절한다. TCO박막의 표면 형태는 FESEM과 AFM으로 관찰하고 그리고 나서 유기메탈과 음극 전극을 연속적으로 TCO 박막위에 증착한다. 투명전극으로 사용되는 IZO기판 상용화를 위해 IZO기판 위에 $\alpha$-NPB, Alq3, LiF, Al순서로 OLED소자를 제작하였다. 전류밀도와 전압 그리고 발광과 OLED소자의 전압과 같은 전기적 특성은 Spectrometer (minolta CS-1000A) 에 의하여 I-V-L분석을 했다.