• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.240-240
• /
• 2010

반사 방지막은 LEDs, 태양전지, 센서 등의 광전소자의 효율을 향상시키는데 사용되고 있다. 일반적으로 사용되는 단층 또는 다층 박막의 반사방지막은 thermal expansion mismatch, adhesion, stability 등의 문제점을 가지고 있다. 따라서, 단층 또는 다층 박막의 반사방지막 대신에 파장이하의 주기를 갖는 구조(subwavelength structure, SWS)의 반사방지막 연구가 활발히 진행되고 있다. 입사되는 태양 스펙트럼의 파장보다 작은 주기를 갖는 SWS 구조는 Fresnel 반사율을 감소시켜 빛의 손실을 줄일 수 있다. 이러한 SWS 반사 방지막을 제작하기 위해서는 에칭 마스크가 필요하다. 에칭 마스크 제작을 위해서 사용되는 장비로는 홀로그램, 전자빔, 나노임프린트와 같은 리소그라피 방법이 있으나, 이들은 제작 비용이 고가이며 복잡한 기술을 필요로 한다. 따라서 본 실험에서는 리소그라피 방법보다 간단하고 저렴한 self-assembled Au 나노 입자 에칭 마스크를 이용한 실리콘 SWS 반사 방지막을 제작하여 구조적 및 광학적 특성을 연구하였다. Au박막은 열증발증착(thermal evaporator)법에 의해 실리콘 기판 위에 증착되었고, 급속 열처리(rapid thermal annealing, RTA)를 통해 Au 나노입자 에칭 마스크를 형성시켰다. 실리콘 SWS 반사방지막은 식각 가스 $SiCl_4$를 기반의 유도결합 플라즈마(inductively coupled plasma, ICP) 장비를 사용하여 제작되었다. Au 나노 입자의 마스크 패턴 및 에칭된 실리콘 SWS 프로파일은 scanning electron microscope를 사용하여 관찰하였으며, UV-Vis-NIR spectrophotometer를 사용하여 300-1100 nm 파장 영역에 따른 반사율을 측정하였다. ICP 에칭 조건을 변화시켜 가장 낮은 반사율을 갖는 최적화된 실리콘 SWS 반사방지막을 도출하였다. 최적화된 구조에 대해서, 실리콘 SWS 반사방지막은 벌크 실리콘 (>35%)보다 더 낮은 5% 이하의 반사율을 나타냈다.

• Journal of the Microelectronics and Packaging Society
• /
• v.6 no.3
• /
• pp.65-71
• /
• 1999

The effects of mask materials and etching solutions on the dimensional accuracy of V-groove were studied for the alignment between optoelectronic devices and optical fibers in optical packaging. PECVD nitride, LPCVD nitride, or thermal oxide($SiO_2$) was used as a mask material. The anisotropic etching solution was KOH(40wt%) or the mixture of KOH and IPA. LPCVB nitride has the best etching selectivity and thermal oxide was etched most rapidly in KOH(40wt%) at $85^{\circ}C$ among the mask materials studied here. The V-groove size enlarged than the designed value. This phenomenon was due to the undercutting benearth the mask layer from the etching toward Si (111) plane. The etch rate of (111) plane wart 0.034 - 0.037 $\mu\textrm{m}$/min in KOH(40wt%). This rate was almost same regardless of mask materials. When IPA added to KOH(40wt%), the etch rate of (100) plane and (111) plane decreased, but etching ratio of (100) to (111) plane increased. Consequently, the undercutting phenomenon due to etching toward (111) plane decreased and the size of V-groove could be controlled more accurately.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.07a
• /
• pp.95-96
• /
• 2005

나노 구조 제작을 위한 다양한 시도 중 블록 공중합체를 이용한 방법은 현재 활발한 연구가 진행되고 있는 분야이다. 본 연구에서는 비휘발성 메모리 소자의 용량 증가를 위하여 블록 공중합체 박막을 나노 마스크로 이용하고, 평행판헝 반응관 내에서 반응성 이온 에칭을 사용하여 나노 구조의 표면을 제작하였다. 에칭동안에 나노 마스크로서 사용할 블록 공중합체 박막은 PS-b-PMMA를 이용하여 제작하였고, UV를 주사하여 PMMA를 제거하고 수직적인 나노 흩을 구성하여 나노 패터닝이 가능하도록 하였다. 실험을 통하여 매우 균일한 나노 바늘 형태의 구조를 생성할 수 있으며, 반응기체와 유량의 조절을 통하여 다양한 표면 구조를 확인할 수 있었다. 블록 공중합체는 나노 마스크로서 뛰어난 기능을 나타내며, 이를 이용하여 나노 사이즈의 패터닝이 가능하고, 표면적 증가를 통하여 비휘발성 메모리 소자의 용량 증가에 기여할 수 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.199-199
• /
• 2009

실리콘을 기판으로 하는 대부분의 태양전지에서는 표면반사에 의한 광 에너지 손실을 최소화 시키고자 습식에칭 (wet etching)에 의한 텍스쳐링 처리가 이루어진다. 그러나 습식 에칭은 공정 과정이 번거롭고 비용이 많이 든다. Inductively Coupled Plasma Etcher 장비를 이용한 플라즈마 에칭 (plasma etching)을 실리콘 표면에 적용하여 공정을 간단하고, 저렴하게 하며 반사도를 획기적으로 낮추는 기술을 개발되었다. 플라즈마 에칭으로 형성된 나노구조는 내부전반사를 일으키며 대부분의 태양에너지를 흡수한다. 나노구조는 필라(pillar)의 형태로 나타나며, 이는 플라즈마 에칭 시 발생하는 이온폭격과 에칭 측벽 식각 보호막 (SiOxFy : Silicon- Oxy-Fluoride)의 형성 때문이다. 최저의 반사도를 얻기 위해서 나노필라 형성에 기여하는 플라즈마 에칭 시간, RF bias power, SF6/O2 gas ratio의 변화에 따른 실험이 진행되었다. 플라즈마 발생 초기에는 표면의 거칠기만 증가할 뿐 필라가 형성되지 않지만 특정조건에서 4um 이상의 필라를 얻는다. 이 구조에 알루미늄 전극을 형성하여 전기적 특성을 관찰하였다. 플라즈마 에칭을 적용하여 제작된 태양전지는 표면의 반사도가 가시광 영역에서 약 1%에 불과하며, 마스크 없이 공정이 가능한 장점이 있다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2008.11a
• /
• pp.90-90
• /
• 2008

실리콘을 기판으로 하는 대부분의 태양전지에서는 표면반사에 의한 광에너지손실을 최소화시키고자 습식에칭(wet etching)에 의한 텍스쳐링처리가 이루어진다. 그러나 습식 에칭은 공정 과정이 번거롭고 비용이 많이 든다. Inductively Coupled Plasma Etcher 장비를 이용한 플라즈마 에칭 (plasma etching)을 실리콘 표면에 적용하여 공정을 간단하고 저렴하게 하며 반사도를 획기적으로 낮추는 기술이 개발되었다. 습식 에칭으로 형성된 표면의 피라미드 구조는 1차 반사 후 빛의 일부가 외부로 흩어져 나가지만 플라즈마 에칭으로 형성된 나노구조는 내부전반사가 가능하여 대부분의 태양 에너지를 흡수한다. 나노구조는 필라(pillar)의 형태로 형성되며 이 필라의 길이에 따라 반사도가 다르게 나타난다. 이는 플라즈마 에칭 시 발생하는 이온폭격과 에칭 측벽 식각 보호막(SiOxFy : Silicon- Oxy- Fluoride)이 필라의 길이에 영향을 주기 때문이며, 필라가 길수록 반사도를 저하시킨다. 최저의 반사도를 얻기 위해서 나노필라 형성에 기여하는 플라즈마 에칭 시간, RF bias power, SF6/O2 gas ratio의 변화에 따른 실험이 진행되었다. 플라즈마 발생 초기에는 표면의 거칠기만 증가할 뿐 필라가 형성되지 않지만 특정조건에서 3um 이상의 필라를 얻는다. 이는 에칭 측벽 식각 억제막이 약한 부분으로 이온폭격이 집중되어 발생한다. 플라즈마 에칭을 적용하여 형성된 나노필라는 반사도가 가시광 영역에서 대략 1%에 불과하며, 마스크 없이 공정이 가능한 장점이 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.257-257
• /
• 2010

디스플레이 산업의 발달로 화상 영상폰, 디지털 카메라, MP4, PMP, 네비게이션, LCD TV등의 가전 제품의 수요증가에 따라 이에 장착되는 LCD 패널의 생산력 향상과 원가 절감을 위한 검사 기술이 요구되고 있다. LCD 검사를 위한 Probe unit은 미세전기기계시스템(MEMS) 공정을 이용하여 제작된다. LCD 검사용 Probe unit는 LCD 가장자리 부분에 전기적 신호(영상신호, 등 기신호, 색상신호)가 인가되도록 하는 수 십 내지 수 백개의 접속 단자가 고밀도로 배치되는데, 이러한 LCD는 제품에 장착되기 전에 시험신호를 인가하여 화면의 불량여부를 검사하기 위한 점등용 부품으로 50 um 이하의 Pin간 거리를 유지하면서 정확한 Pin Alignment를 요구하는 초정밀 부품이다. 본 연구에서는 반도체용 Si wafer에 마스크 공정 및 slit etching 공정을 적용하여 목표인 30 um pitch의 Probe unit을 개발하기 위해 Deep Si Etching(DRIE) 장비를 이용하여 식각 공정에 따른 특성을 평가하였다. 마스크 공정은 500 um 두께의 양면 연마된 반도체용 Si wafer를 이용하였으며, thick PR을 사용하여 마스킹하여 식각공정을 수행하였다. Si 깊은 식각은 $SF_6$ 가스와 Passivation용으로 $C_4F_8$ 가스를 교대로 사용하여 수직방향으로 깊은 식각이 이루어지는 원리이다. SEM 측정 결과 30 um pitch의 공정 목표에 도달하였으며, 식각공정 결과 식각율 6.2 um/min, profile angle $89.1^{\circ}$로 측정되었다. 또한 상부 에칭공정과 이면 에칭공정에서 폭과 wall의 간격이 동일하였으며, 완전히 관통된 양면식각이 이루어졌음을 확인하였다. 또한 실제 사용되는 probe unit의 조립에 적합한 slit 공정을 위한 에칭특성을 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.417-417
• /
• 2012

나노복합체를 이용하여 제작한 유기 쌍안정성 형태의 비휘발성 메모리 소자는 간단한 공정과 플렉서블 기기에 응용 가능성 때문에 많은 연구가 진행되고 있다. 나노복합체를 사용하여 제작한 비휘발성 메모리 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, Scale-dwon 효과를 고려한 연구가 미흡하다. 본 연구에서는 polyestrene (PS) 박막 층 내부에 분산된 InP 나노입자를 사용한 메모리 소자를 제작하여 전기적 특성을 관찰하였다. InP 나노입자를 PS와 용매인 octadecene에 용해한 후에 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. 고도핑된 Si 기판위에 100 nm 두께의 $SiO_2$ 위에 InP 나노입자와 PS가 섞인 용액을 스핀 코팅한 후, 열을 가해 용매를 제거하여 InP 나노입자가 PS에 분산되어 있는 나노복합체 박막을 형성하였다. 형성된 나노복합체 박막 위에 상부 전극으로 Al을 열증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 메모리 소자는 Al 전극을 마스크를 사용하여 플라즈마 에싱 장비로 에칭을 하였다. 에칭된 소자와 에칭하지 않은 소자의 정전용량-전압 특성을 측정하였다. Flat band 이동은 에칭된 소자가 0.3 V이며 에칭하지 않은 소자는 1.3 V이다. 실험 결과는 에칭을 통해 전기장에 영향 받는 영역이 작아지므로 flat band 이동이 줄어들었다. 에칭방법을 통한 scale-down 효과로 정전용량이 줄어드는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.177-177
• /
• 2010

본 연구에서는 반도체용 Si wafer에 마스크 공정 및 slit etching 공정을 적용하여 목표인 30um 이하의 Probe unit을 개발하기 위해 Deep Si Etching(DRIE) 장비를 이용하여 식각 공정에 따른 특성을 평가하였다. 마스크는 Probe block 조립에 적합한 패턴으로 설계 하였으며, slit의 에칭된 지점에 pin이 삽입될 수 있도록 그 폭을 최소한으로 설계하였다. 30um pitch와 20um pitch의 마스크를 각각 설계하여 포토공정에 의해 마스크패턴을 제작하였으며, 식각공정 결과 식각율 5um/min, profile angle $89^{\circ}{\pm}1^{\circ}$로 400um wafer의 양면관통 식각을 확인하였으며, 표면 및 단면 식각특성을 조사하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.22 no.1
• /
• pp.199-206
• /
• 2005

Mask manufacturing is a high COC and COO process in developing of semiconductor devices because of mask production tool with high resolution. Direct writing has been thought to be the one of the patterning method to cope with development or small-lot production of the device. This study consists two categories. One is the additional process of the direct and maskless patterning generation using SLA for easy and convenient application and the other is a removal process using wet-etching process. In this study, cured status of epoxy pattern is most important parameter because of the beer-lambert law according to the diffusion of UV light. In order to improve the contact force between patterns and substrate, prime process was performed and to remove the semi-cured resin which makes a bad effects to the pattern, spin cleaning process using TPM was also performed. At a removal process, contact force between photo-curable resin as an etching mask and Si wafer is important parameter.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.213-213
• /
• 2016

현재 반도체 산업에서는 디바이스의 고 집적화, 고 수율을 목적으로 패턴의 미세화 및 웨이퍼의 대면적화와 같은 이슈가 크게 부각되고 있다. 다중 패터닝(multiple patterning) 기술을 통하여 고 집적 패턴을 구현이 가능해졌으며, 이와 같은 상황에서 각 패턴의 임계치수(critical dimension) 변화는 패턴의 위치 및 품질에 큰 영향을 끼치기 때문에 포토마스크의 임계치수 균일도(critical dimension uniformity, CDU)가 제작 공정에서 주요 파라미터로 인식되고 있다. 반도체 광 리소그래피 공정에서 크롬(Cr) 박막은 사용되는 포토 마스크의 재료로 널리 사용되고 있으며, 이러한 포토마스크는 fused silica, chrome, PR의 박막 층으로 이루어져 있다. 포토마스크의 패턴은 플라즈마 식각 장비를 이용하여 형성하게 되므로, 식각 공정의 플라즈마 균일도를 계측하고 관리 하는 것은 공정 결과물 관리에 필수적이며 전체 반도체 공정 수율에도 큰 영향을 미친다. 흔히, 포토마스크 임계치수는 플라즈마 공정에서의 라디칼 농도 및 식각 선택비에 의해 크게 영향을 받는 것으로 알려져 왔다. 본 연구에서는 Cr 포토마스크 에칭 공정에서의 Cl2/O2 공정 플라즈마에 대해 O2 가스 주입량에 따른 식각 선택비(etch selectivity) 변화를 계측하여 선택비 제어를 통한 Cr 포토마스크 임계치수 균일도 향상을 실험적으로 입증하였다. 연구에서 사용한 플라즈마 계측 방법인 발광분광법(OES)과 optical actinometry의 적합성을 확인하기 위해서 Cl2 가스 주입량에 따른 actinometer 기체(Ar)에 대한 atomic Cl 농도비를 계측하였고, actinometry 이론에 근거하여 linear regression error 1.9%을 보였다. 다음으로, O2 가스 주입비에 따른 Cr 및 PR의 식각률(etch rate)을 계측함으로써 식각 선택비(etch selectivity)의 변화율이 적은 O2 가스 농도 범위(8-14%)를 확인하였고, 이 구간에서 임계치수 균일도가 가장 좋을 것으로 예상할 수 있었다. (그림 1) 또한, spatially resolvable optical emission spectrometer(SROES)를 사용하여 플라즈마 챔버 내부의 O atom 및 Cl radical의 공간 농도 분포를 확인하였다. 포토마스크의 임계치수 균일도(CDU)는 챔버 내부의 식각 선택비의 변화율에 강하게 영향을 받을 것으로 예상하였고, 이를 입증하기 위해 각각 다른 O2 농도 환경에서 포토마스크 임계치수 값을 확인하였다. (표1) O2 11%에서 측정된 임계치수 균일도는 1.3nm, 그 외의 O2 가스 주입량에 대해서는 임계치수 균일도 ~1.7nm의 범위를 보이며, 이는 25% 임계치수 균일도 향상을 의미함을 보인다.