• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 1991.10a
• /
• pp.196-198
• /
• 1991

분산 시스팀 환경하에서 여러 다양한 구성요소사이의 상호작용과 통신을 관장하는 규칙들인 프로토콜을 설계하는데 있어서 컴퓨터 과학 및 공학 영역의 형식방법과 소프트웨어 공학기법이 적용되고 있다. 그 결과로서 새로운 영역인 프로토콜 공학(Protocol Engineering)의 중요성이 점차 대두되고 있다. 본 연구에서는 프로토콜 공학 사이클(프로토콜과 서비스 명세, 프로토콜 검정과 검증, 프로토콜 종합, 프로토콜 변환, 성능 평가, 자동 구현, 그리고 적합성 시험) 중에서 적합성시섬 즉, 적합성 시험언어인 TTCN(Tree and Tabular Combined Notation) 특성, 시험시나리오, 그리고 추상적 시험 시나리오를 수행하는 시험언어 번역기(TTCN2C)에 관해서 논하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.16 no.8
• /
• pp.697-700
• /
• 1991

In this paper, in first we show a main concept of Ada language and the architectures and functions of transport model for OSI, and than represent the possibility of describing the transport interface using Ada language. It is gived a following result. As we specify communication protocol using the Ada, we can to create of program for processing the communication protocol or for processing protocol itself. It is know to us to represent the effect debugging of softeware.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.1569-1572
• /
• 2004

이더넷 프로토콜을 분석하는 것은 다양한 프로토콜 사양을 정확하게 해석하고 프로토콜의 확장성이 고려되어야 한다. 본 논문에서는 XML의 DOM 기술을 이용하여 이더넷 프로토콜을 분석할 수 있는 파서를 제안한다. 제안된 파서는 이더넷을 이용하는 각종 프로토콜 사양을 쉽게 기술할 수 있는 틀을 제공하고, 새로운 프로토콜이 추가되면 XML 언어의 확장성을 이용하여 유지 및 보수에 드는 비용을 최소화 할 수 있는 장점이 있다. 본 논문에서는 XML을 이용한 이더넷 파서를 PDA상에서 무선 LAN 패킷을 분석할 수 있도록 Win CE 기반 개발에 사용되는 EVC++ 언어로 구현되었다.

• Journal of KIISE:Information Networking
• /
• v.28 no.3
• /
• pp.297-308
• /
• 2001

In this paper, we design, validate and implement WTP(Wireless Transaction Protocol) using SDT(SDL Design Tool). We do modeling WTP protocol by SDL(Specification and Description Language), design and implement the environment function for the interface between the SDL system and the UDP platform and design APIs(Application Programming Interface). And we do conformance testing for WTP protocol software using ITEX(Interactive TTCN Editor and eXecutor). We write ATS(Abstract Test Suite) by TTCN(Tree and Tabular Combined Notation) and make ETS(Executable Test Suite) by the TTCN compiler supplied by ITEX.

• The Journal of Korean Association of Computer Education
• /
• v.5 no.4
• /
• pp.31-42
• /
• 2002

In this paper, We set up the development methodology of communication protocols as well as the concrete design concept concerning for how to define and use the PDU, SDU, SAP, and service primitives using SDL, which is recommended by ITU-T, and other international standard languages such as ASN.l, MSC, and TTCN. This methodology covers the SDL design of extended lures protocol, a well known protocol example, insertion of ASN.1 message for transportation of bit string, generation of MSC for validation of design specification, generation of test cases using TTCN from validation, and performance of conformance test.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11c
• /
• pp.1973-1976
• /
• 2002

본 논문에서는 유 무선 네트워크 환경에서의 자료 일치성 유지를 위한 동기화 프로토콜(SyncML1.1)을 검증한다. 프로토콜 검증에 관한 기존 연구에서는 약한 일관성을 갖는 동기화 프로토콜은 다루어지지 않았으며 정리 증명 혹은 모델 채킹에 대한 선택적 접근으로인해 증명 영역이 제한적이었다. 본 연구에서는 프로토콜의 의미를 정의하고 행위 및 시스템 구조, 메시지 패싱에 대한 개별적 모델을 단계적으로 설계하는 한편, 동기화 프로토콜에서의 안전성 및 상호 배제, 궁극성 속성은 시퀀트 계산법에서의 역방향 전략으로 증명되며, 모델 채킹 기술을 하나의 증명 규칙으로 사용했다. 본 연구는 두가지 부분에서 특징과 의미을 갖는다. 첫째, 정리증명과 모델 채킹이 혼합된 검증 방법을 사용했다. 둘째, 객체 제약 언어 및 정형 명세 언어의 사용을 통해 모델의 생성을 보다 단계적이고 정형적으로 유도했으며 이를 통해 검증의 신뢰성 및 품질을 높였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.703-705
• /
• 2002

본 논문에서는 홈 자동화 네트워크의 대표적으로 자리잡고 있는 론웍스(Lonworks) 시스템의 하드웨어 플랫폼인 뉴론칩(Neuron) 기반의 노드를 대신하는 새로운 구조를 갖는 홈 자동화 제어기를 제안한다. 기존의 론웍스 해답(Solution)은 8비트 프로세서인 뉴론칩을 모든 노드들이 중앙처리장치로 사용하므로 고성능의 처리를 필요로 하는 응용 프로그램은 구현할 수 없었다. 또한 뉴런C(Neuron C) 언어를 사용하여 응용 프로그램을 개발하므로 C 언어에서 파생된 언어인 뉴런C 언어를 새롭게 배워야 하는 번거로운 점을 가지고 있으며, 뉴런C 컴파일러(Compiler)를 비롯한 LonMaker 등의 고가의 개발 장비를 구비해야 하므로 개발자로 하여금 개발비용에 대한 부담이 컸다. 이에 본 논문에서는 처리능력이 뛰어나며 저전력 특성을 갖춘 스트롱암(SA1110)칩을 메인 프로세서로 사용한 홈 자동화 제어기인 ECONICS를 개발했다. 이 ECONICS는 홈 제어 네트워크를 구성하기 위해 통신 하드웨어 및 ANSI 표준 프로토콜인 EIA709.1 통신 프로토콜 스택을 가지고 있다. 제안된 홈 자동화 제어기를 통하여 기존의 론웍스 노드에서 구현하기 힘든 다양하고 복잡한 응용프로그램을 구현할 수 있게 되었고, 제안된 홈 자동화 제어기의 상업적 유용성을 증명하기 위해 기존의 론웍스 노드들과의 호환성을 확인하였으며 개발자로 하여금 기존의 C 언어를 통하여 응용프로그램을 개발하게 함으로써 추후 홈 자동화 제어기로써 파급효과가 클 것이다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.1181-1184
• /
• 2000

정보통신 분야의 급격한 발달은 다양한 프로토콜을 지원하는 통신 시스템의 개발 주기를 더욱 빠르게 하고 있으며, 통신 프로토콜의 체계적인 분석과 재사용성 및 확장성을 고려한 시스템의 모델링 방법에 대한 필요성을 증가시키고 있다. 본 논문에서는 이에 대한 방안으로 객체지향 방법을 이용한 프로토콜의 시스템 모델링 및 설계 방안을 제시하였다. 이를 위해 WAP(Wireless Application Protocol)의 WTP를 객체지향 모델링 언어인 UML과 통신 시스템의 명세서를 작성하고 설계하는 표준화된 언어인 SDL을 이용하여 분석하고 설계하였다.

• The KIPS Transactions:PartB
• /
• v.10B no.1
• /
• pp.21-26
• /
• 2003

Negotiation plays a fundamental role in human cooperative activities, allowing people to resolve conflicts that could interfere with cooperative behaviors. Negotiation In multi-agent systems is achieved through the exchange of messages In a shared agent communication language (ACL). We introduce a rational negotiation meta-language for autonomous, self-interested, and resource-bounded artificial BDI agents. We then propose a negotiation protocol for BDI agents with communicative acts based on their mental states.

• The KIPS Transactions:PartA
• /
• v.9A no.4
• /
• pp.573-580
• /
• 2002

Reusing IPs requires interface protocol related tasks such as writing test benches and designing interface protocol conversion circuits, e.g. wrappers for IPs. The results of those tasks usually include IPC(interface protocol component)s for the corresponding IPs, similar to bus protocol components of the bus functional models. This paper proposes a methodology for the interface circuit design using synthesizable In that can be re-used. IPC recognizes or executes transactions over the given interface ports. So we present a transaction-oriented interface protocol description language, and a method to convert the description into an IPC in synthesizable VHDL code. With experiments, we show that the interface design using IPC does not cause significant area overhead compared with the interface design without IPC. The proposed IPC-based approach can be employed to reduce the interface design time since the designers can reuse IPCs without understanding the detailed interface protocols.